单端晶振处理电路制造技术

本实用新型专利技术揭示一种单端晶振处理电路，其包括具有晶振信号输入端及控制信号输入端的第一逻辑门，该第一逻辑门的输出信号经反馈电阻处理后反馈给晶振信号输入端，所述第一逻辑门的输出信号端又接入第二逻辑门的输入端，而该第二逻辑门的输出信号又经所述反馈电容处理后反馈给所述晶振信号输入端；而该晶振信号输入端与集成电路芯片外的振荡信号引脚相连接，使得该单端晶振处理电路为该集成电路提供稳定的时钟信号。本实用新型专利技术使用新的单端晶振可以使集成电路芯片的管脚数量减少，降低芯片的封装成本。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及集成电路领域，尤其涉及一种只有单端晶振接口的晶振处理电路。
技术介绍
所有的集成电路都会需要有外部晶振为集成电路提供时钟信号，而现有的大多数集成电路都采用双端晶振为电路提供时钟，即集成电路具有两个与晶振两输出端分别相接的引脚，在集成电路内部对晶振输入信号的处理电路一般都由电阻及电容等组成。以图1所示的晶振osc处理电路为例，图中为了减小IC芯片的静态功耗增加了一个控制端con，保证在芯片待机状态下使晶振停止工作，减小静态功耗。正常工作状态下，输入到芯片中的时钟信号clk通过与非门跟随晶振的振荡信号osc，同时会有一个反馈电阻R保证晶振可以振荡，而在处理电路内部并没有设反馈电容，因此，晶振的输出端clkout也要引出，和输入端osc分别接到晶振外部集成电路的两个引脚上，如图2所示，再在该晶振与集成电路相接的两引脚oscl及osc2间分别设有反馈电容，通过晶振内部LC的作用，形成振荡。这样的电路在晶振处理的时候确实是稳定的，也被大多数的电路所采用，可是在对芯片的管脚个数要求严格的集成电路中，这样的电路就会多引入一个晶振脚，而导致芯片的封装成本增加。
技术实现思路
本技术的目的就是要解决上述技术问题提出一种单端晶振处理电路，在集成电路的芯片中采用单端晶振，即芯片中只有一个晶振引脚，通过晶振电路内部的处理，获得同双端晶振一样稳定的时钟信号。为实现上述技术的目的，本技术提出如下技术方案 一种单端晶振处理电路，其包括具有晶振信号输入端及控制信号输入端的第一逻辑门，该第一逻辑门的输出信号经反馈电阻处理后反馈给晶振信号输入端；该单端晶振处理电路还包括有第二逻辑门及反馈电容，所述第二逻辑门的输入端接第一逻辑门的输出信号，而该第二逻辑门的输出信号又经所述反馈电容处理后反馈给所述晶振信号输入端。其中，所述的第一逻辑门为一或非门或与非门电路；所述的第二逻辑门为一非门电路。本技术的技术方案还包括 一种单端晶振处理电路，其包括具有晶振信号输入端及控制信号输入端的第一逻辑,门，该第一逻辑门的输出信号经反馈电阻处理后反馈给晶振信号输入端；该i端晶振处理电路还包括有第二逻辑门及反馈电容，所述第二逻辑门的输入端接第一逻辑门的输出信号，而该第二逻辑门的输出信号又经所述反馈电容处理后反馈给所述晶振信号输入端；而该晶振信号输入端与集成电路芯片外的振荡信号引脚相连接，使得该单端晶振处理电路为该集成电路提供稳定的时钟信号。其中，所述的第一逻辑门为一或非门或与非门电路；所述的第二逻辑门为一非门电路。本技术与现有技术比较，使用新的单端晶振的情况下可以使芯片的管脚数量减少，降低芯片的封装成本。附图说明图1为现有的晶振内部处理的电路图2为现有的晶振与集成电路芯片外部连接的电路图3为本技术单端晶振内部的电路图4为图3中的单端晶振与集成电路芯片外部连接的电路图。'具体实施方式如图3及图4所示，本技术所揭示的单端晶振处理电路，其具有用来与集成电路的单晶振引脚osc相接的晶振信号输入端osc，该晶振信号输入端osc与一控制信号输入端con同时作为一或非门(或者是与非门)的两个输入端，其输出信号经反馈电阻R处理后反馈至晶振信号输入端osc;同时，所述或非门的输出信号为防止形成自激振荡的信号，有输入至一非4门，该非门的输出端clkout接再经过一并联的电容C形成反馈环电路，以保证振荡的形成。或非门输入端的控制信号con用以控制当芯片在待机状态下等的情况下，晶振便可停止工作，从而减小芯片的静态功耗，由于在该单端晶振处理电路的内部采用了 RC处理电路及防止形成自激振荡的逻辑门，使得通过该单端晶振处理电路形成的时钟信号亦非常稳定。在与集成电路芯片连接时，将晶振的晶振信号端osc与集成电路外部的osc引脚相接，而晶振的另一端接地，使得该，端晶振处理电路为集成电路il供稳定的时钟信号。这样单端晶振处理电i将使得集成电路的引脚数量得以减少，也降低了芯片的封装成本。本技术的
技术实现思路
及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本技术的教示及揭示而作种种不背离本技术精神的替换及修饰，因此，本技术保护范围应不限于实施例所揭示的内容，而应包括各种不背离本技术的替换及修饰，并为本专利申请权利要求所涵盖。权利要求1.一种单端晶振处理电路，其包括具有晶振信号输入端及控制信号输入端的第一逻辑门，该第一逻辑门的输出信号经反馈电阻处理后反馈给晶振信号输入端，其特征在于该单端晶振处理电路还包括有第二逻辑门及反馈电容，所述第二逻辑门的输入端接第一逻辑门的输出信号，而该第二逻辑门的输出信号又经所述反馈电容处理后反馈给所述晶振信号输入端。2. 如权利要求1所述单端晶振处理电路，其特征在于所述的第一逻辑门为一或非门或与非门电路。3. 如权利要求1所述单端晶振处理电路，其特征在于所述的第二逻辑门为一非门电路。4. 一种单端晶振处理电路，其包括具有晶振信号输入端及控制信号输入端的第一逻辑门，该第一逻辑门的输出信号经反馈电阻处理后反馈给晶振信号输入端，其特征在于该单端晶振处理电路还包括有第二逻辑门及反馈电容，所述第二逻辑门的输入端接第一逻辑门的输出信号，而该第二逻辑门的输出信号又经所述反馈电容处理后反馈给所述晶振信号输入端；而该晶振信号输入端与集成电路芯片外的振荡信号引脚相连接，使得该单端晶振处理电路为该集成电路提供稳定的时钟信号。5. 如权利要求4所述单端晶振处理电路，其特征在于所述的第一逻辑门为一或非门或与非门电路。6. 如权利要求4所述单端晶振处理电路，其特征在于所述的第二逻辑门为一非门电路。，专利摘要本技术揭示一种单端晶振处理电路，其包括具有晶振信号输入端及控制信号输入端的第一逻辑门，该第一逻辑门的输出信号经反馈电阻处理后反馈给晶振信号输入端，所述第一逻辑门的输出信号端又接入第二逻辑门的输入端，而该第二逻辑门的输出信号又经所述反馈电容处理后反馈给所述晶振信号输入端；而该晶振信号输入端与集成电路芯片外的振荡信号引脚相连接，使得该单端晶振处理电路为该集成电路提供稳定的时钟信号。本技术使用新的单端晶振可以使集成电路芯片的管脚数量减少，降低芯片的封装成本。文档编号H03L1/00GK201345642SQ200820199018公开日2009年11月11日 申请日期2008年12月29日 优先权日2008年12月29日专利技术者姗 张, 猛 江 申请人:苏州市华芯微电子有限公司本文档来自技高网...

【技术保护点】
一种单端晶振处理电路，其包括具有晶振信号输入端及控制信号输入端的第一逻辑门，该第一逻辑门的输出信号经反馈电阻处理后反馈给晶振信号输入端，其特征在于：该单端晶振处理电路还包括有第二逻辑门及反馈电容，所述第二逻辑门的输入端接第一逻辑门的输出信号，而该第二逻辑门的输出信号又经所述反馈电容处理后反馈给所述晶振信号输入端。

【技术特征摘要】

【专利技术属性】
技术研发人员：张姗，江猛，
申请(专利权)人：苏州市华芯微电子有限公司，
类型：实用新型
国别省市：32[中国|江苏]