多通道ＡＤＣ同步采样处理电路制造技术

多通道ＡＤＣ同步采样处理电路，包括ＦＰＧＡ芯片，ＦＰＧＡ芯片内部至少具有一个ＳＰＯＲＴ接口控制电路，以及至少两个Ａ／Ｄ芯片接口控制电路，ＳＰＯＲＴ接口控制电路通过串行接口与ＣＰＵ通讯，Ａ／Ｄ芯片接口控制电路与Ａ／Ｄ转换芯片连接。本方案利用ＦＰＧＡ电路工作的实时性和并发性，设计多个独立Ａ／Ｄ芯片接口控制电路作为多通道输入控制电路和ＳＰＯＲＴ接口控制电路作为多通道输出控制电路，两种接口控制电路之间利用ＦＰＧＡ内部丰富的布线资源进行灵活匹配，所有电路均采用流水线工作模式，大大提高数据处理速度，实现数字信号的采集与转发。本实用新型专利技术电路结构简单，成本低；并发接收若干Ａ／Ｄ芯片的采样数据，采集数据量大，效率高；数据采集速度快，实时性强。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电力系统继电保护设备对交流模拟信号的采集，属于工业测控技 术领域。
技术介绍
电力系统继电保护设备是当电力系统中的电气元件发生故障或不正常运行时，快 速而准确地使断路器跳间或发出信号的自动装置。现代微机继电保护设备通常通过保护算 法来判断电力系统中电气元件的运行状态，而对交流模拟信号的实时采集是实现继电保护 算法的基础。对电力系统交流模拟信号的采集通常需要使用A/D转换芯片将模拟信号转换成 为数字信号后交与CPU进行处理，这种A/D芯片与CPU直接交互的方式有局限性，一般由于 CPU与A/D芯片通讯的专用接口资源有限，一般不可能同时处理多片A/D芯片产生的数字信 号。而继电保护设备为了实现对电网的实时监视和保护往往需要同时采集很多交流模拟信 号，这样一般情况下都会使用多片A/D转换芯片。以220kV母线保护设备为例，不考虑母联， 按最大化设计考虑，一条母线上有1 2条线路，保护设备需要采集母线三相电压，每条线路 采集三相电流，这样需要采集的模拟量为39路，按一片A/D芯片采集8路模拟量计算仍需 要5片A/D芯片。所以CPU与多片A/D芯片同时进行数据交互的问题需要解决。交流模拟 信号的多通道采集问题同样存在于其它工业测控领域。
技术实现思路
本技术要解决技术问题是克服上述现有技术的缺点，提供一种多通道ADC 同步采样处理电路，实现CPU同时处理多片A/D芯片产生的数字信号。为了解决上述技术问题，本技术提供一种多通道ADC同步采样处理电路，包 括FPGA芯片，所述FPGA芯片(现场可编程门阵列)具有工作时钟电路、移位寄存器，其特征 在于所述FPGA芯片内部至少具有一个SPORT接口控制电路，以及至少两个与所述SPORT 接口控制电路相连的相互独立的A/D芯片接口控制电路，所述SPORT接口控制电路通过串 行接口与CPU通讯，所述A/D芯片接口控制电路与A/D转换芯片连接。本技术方案是利用FPGA电路工作的实时性和并发性，利用内部超大规模的可编 程逻辑模块(CLB)设计任意个独立的A/D芯片接口控制电路作为多通道输入控制电路和 SPORT (Serial PORT)接口控制电路作为多通道输出控制电路，两种接口控制电路之间利用 FPGA内部丰富的布线资源进行灵活匹配，所有电路均采用流水线工作模式，大大提高数据 处理速度，实现数字信号的采集与转发。本技术的工作原理如下FPGA内部有若干A/D芯片接口控制电路和SPORT接 口控制电路，每个A/D芯片接口控制电路独立工作，互不影响。每个SPORT接口控制电路同 样独立工作。SPORT接口控制电路可以与任意A/D芯片接口控制电路进行灵活互连。FPGA 电路使用CPU的控制信号触发A/D转换。A/D芯片接口控制电路按照通用的接口时序发出控制信号，在时钟节拍的驱动下将每片A/D的数字采样数据读出，并逐位移入内部移位寄 存器，通道数据读取结束后将串行数据转换为并行数据进行保存。SPORT接口控制电路在收 到CPU的请求后读取并行数据，并将其转换为串行数据，然后按照A/D芯片的接口时序将采 样数据逐位移出。这种使用FPGA基于串行通信模式控制若干A/D芯片获取采样数据，经实时处理后 转发数据给CPU的技术即为多通道同步采样串行接口的虚拟ADC技术。本技术的有益效果是(1)本技术的电路结构简单，成本低；(2)并发接 收若干A/D芯片的采样数据，采集数据量大，效率高；C3)数据采集速度快，实时性强。以下结合附图对本技术作进一步的说明。附图说明图1是本技术实施例1电路框图。图2是本技术实施例2电路框图。具体实施方式实施例1图1是继电保护设备交流模拟信号采集平台的原理框图，虚线框中的内容是本实 用新型创新性部分。本实施的多通道ADC同步采样处理电路，包括FPGA芯片，FPGA芯片 具有工作时钟电路、移位寄存器(图中未示意)，其创新之处在于FPGA芯片内部具有一个 SPORT接口控制电路，N个(多个)与SPORT接口控制电路相连的相互独立的A/D芯片接口 控制电路，SPORT接口控制电路通过串行接口与CPU通讯，A/D芯片接口控制电路与A/D转 换芯片连接。图中的A/D芯片接口控制电路和SPORT接口控制电路和工作时钟电路均在FPGA 内部使用硬件描述语言Verilog HDL进行设计实现，电路具有很强的可移植性和重用性，即 本设计可以在不用修改的情况下移植到不同FPGA厂商的产品上，实现同样的数据采集平台。图1所示的实施例中，一个SPORT接口控制电路同时连接多个A/D接口控制电路， 是本技术的一种典型应用。也可以采用多个SPORT接口控制电路，分别连接A/D接口 控制电路。CPU发出的A/D启动信号在FPGA内部分别驱动A/D芯片接口控制电路，然后触发 对应的A/D转换芯片。在A/D芯片接口控制电路中设置计数器等待A/D转换过程结束，等待 时间结束后发出有效的片选信号和采样时钟信号，从A/D转换芯片将不同通道的采样数据 顺序读取出来，并按照数据位宽将串行数据转换成并行数据发送给SPORT接口控制电路， SPORT接口控制电路接收各片A/D转换芯片的采样数据后将数据保存在数据缓冲区中。当 CPU向SPORT接口控制电路请求数据时，SPORT接口控制电路按照顺序读取数据缓冲区中的 各通道采样数据，在标准的时序控制下按照时钟的节拍发送到CPU。本技术中SPORT接口控制电路和A/D芯片接口控制电路的个数取决于FPGA 芯片的逻辑资源数量，如查找表、触发器、内嵌RAM的数量。本技术方案适用于所有在CPU资源有限的情况下需要与多片A/D采样芯片进行接口，实时采集大量模拟数据的应用场合。 实施例2 如图2所示，给出了一个应用实例，FPGA芯片内具有两个互相独立的SPORT接口控 制电路，六个相互独立的A/D芯片接口控制电路，所述A/D芯片接口控制电路分为两组(每 组三个)分别与所述的两个SPORT接口控制电路连接。图中FPGA外接六片A/D转换芯片， 每片A/D芯片由一个接口控制电路来控制，两个SPORT接口控制电路分别接收三个A/D接 口控制电路发送的采样数据，并转发数据给CPU。 除上述实施例外，本技术还可以有其他实施方式。凡采用等同替换或等效变 换形成的技术方案，均落在本技术要求的保护范围。权利要求1.多通道ADC同步采样处理电路，包括FPGA芯片，所述FPGA芯片具有工作时钟电路、 移位寄存器，其特征在于所述FPGA芯片内部至少具有一个SPORT接口控制电路，以及至少 两个与所述SPORT接口控制电路相连的相互独立的A/D芯片接口控制电路，所述SPORT接 口控制电路通过串行接口与CPU通讯，所述A/D芯片接口控制电路与A/D转换芯片连接。2.根据权利要求1所述的多通道ADC同步采样处理电路，其特征是具有一个SPORT接 口控制电路，数个相互独立的A/D芯片接口控制电路。3.根据权利要求1所述的多通道ADC同步采样处理电路，其特征是具有两个互相独 立的SPORT接口控制电路，数个相互独立的A/D芯片接口控制电路，所述A/D芯片接口控制 电路分为两组分别与所述的两个SPORT接口控制电路连接。专利摘要多通道本文档来自技高网...

【技术保护点】
１．多通道ＡＤＣ同步采样处理电路，包括ＦＰＧＡ芯片，所述ＦＰＧＡ芯片具有工作时钟电路、移位寄存器，其特征在于：所述ＦＰＧＡ芯片内部至少具有一个ＳＰＯＲＴ接口控制电路，以及至少两个与所述ＳＰＯＲＴ接口控制电路相连的相互独立的Ａ／Ｄ芯片接口控制电路，所述ＳＰＯＲＴ接口控制电路通过串行接口与ＣＰＵ通讯，所述Ａ／Ｄ芯片接口控制电路与Ａ／Ｄ转换芯片连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：夏雨，周华良，姜雷，姚吉文，郑玉平，
申请(专利权)人：国网电力科学研究院，
类型：实用新型
国别省市：84[中国|南京]