一种时基集成电路制造技术

本实用新型专利技术涉及一种时基集成电路，其由５５５时基电路和固态继电器组成，所述５５５时基电路的３脚与所述固态继电器中的单向可控硅连接，以控制单向可控硅的导通和截止，所述５５５时基电路的８脚与固态继电器中的桥式整流器相连，所述５５５时基电路的８、７、６、２脚形成所述时基集成电路的１、２、３、４脚；所述５５５时基电路的１、５脚与单向可控硅以及桥式整流器相连形成所述时基集成电路的５脚；固态继电器的输出端分别为所述时基集成电路的６脚和７脚。本实用新型专利技术的５５５时基电路与ＳＳＲ固态继电器于一体，除具有二者优点之外，还具有抗震、防爆、使用同一电源等优点，应用更加简单、方便，接上负载即可进行多种控制。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及时基电路领域，特别是涉及一种时基集成电路。
技术介绍
555时基电路是一种将模拟功能与逻辑功能巧妙结合在同一硅片上的组合集成电 路。在实际应用中，除了单一品种的电路外，还可组合出很多不同电路，如多个单稳、多个 双稳、单稳和无稳，双稳和无稳的组合等。固态继电器(SOLIDSTATE RELAYS)，简写成“SSR”， 是一种全部由固态电子元件组成的新型无触点开关器件，它利用电子元件(如开关三极 管、双向可控硅等半导体器件)的开关特性，可达到无触点无火花地接通和断开电路的目 的，因此又被称为“无触点开关”，由于它的无触点工作特性，使其在许多领域的电控及计算 机控制方面得到日益广范的应用。因此，若能将这二者结合，不但可以实现其各自的优点， 并且能相互作用，从而能够产生更好的效果。
技术实现思路
针对现有技术中存在的缺陷和不足，本技术提出一种时基集成电路，将555 时基电路和固态继电器结合产生一种时基集成电路。为了实现上述目的，本技术提出一种时基集成电路，所述时基集成电路由555 时基电路和固态继电器组成，所述555时基电路的3脚与所述固态继电器中的单向可控硅 连接，以控制单向可控硅的导通和截止，所述555时基电路的8脚与固态继电器中的桥式整 流器相连，所述阳5时基电路的8、7、6、2脚形成所述时基集成电路的1、2、3、4脚；所述555 时基电路的1、5脚与单向可控硅以及桥式整流器相连形成所述时基集成电路的5脚；固态 继电器的输出端分别为所述时基集成电路的6脚和7脚。作为上述技术方案的优选，所述555时基电路的8脚与桥式整流器U通过第一电 阻Rl相连。作为上述技术方案的优选，在所述555时基电路的5脚与所述时基集成电路的5 脚之间串联有第一电容Cl。作为上述技术方案的优选，在所述时基集成电路的1脚和5脚之间串联有二极管 VD和第二电容C2，所述555时基电路的4脚连接在二极管VD和第二电容C2之间。作为上述技术方案的优选，在所述时基集成电路的1脚和5脚之间连接有并联的 整流二极管VDW和第三电容C3。作为上述技术方案的优选，在所述555时基电路的3脚与所述时基集成电路的5 脚之间串联有第四电容C4。作为上述技术方案的优选，在所述双向可控硅BCR与时基集成电路的7脚之间串 联有第二电阻R2。作为上述技术方案的优选，在所述时基集成电路的6脚和7脚之间串联有第三电 阻R3和第五电容C5。本技术的555时基电路与SSR固态继电器于一体，除具有二者优点之外，还具 有抗震、防爆、使用同一电源等优点。应用更加简单、方便，接上负载即可进行多种控制。以下结合附图，对本技术的具体实施方式作进一步的详细说明。对于所属技 术领域的技术人员而言，从对本技术的详细说明中，本技术的上述和其他目的、特 征和优点将显而易见。附图说明图1为本技术提出的时基集成电路的优选实施例示意图。具体实施方式本技术提出的时基集成电路的优选实施例如图1所示时基集成电路1由555时基电路和固态继电器组成，所述555时基电路的3脚与 所述固态继电器中的单向可控硅SCR连接，以控制单向可控硅SCR的导通和截止，所述555 时基电路的8脚与固态继电器中的桥式整流器U相连，所述555时基电路的8、7、6、2脚形 成所述时基集成电路的1、2、3、4脚；所述555时基电路的1、5脚与单向可控硅SCR以及桥 式整流器U相连形成所述时基集成电路的5脚；固态继电器的输出端分别为所述时基集成 电路的6脚和7脚。还可以在上述方案中进行如下改进555时基电路的8脚与桥式整流器U通过第 一电阻Rl相连。在555时基电路的5脚与时基集成电路的5脚之间串联有第一电容Cl。 在时基集成电路的1脚和5脚之间串联有二极管VD和第二电容C2，555时基电路的4脚连 接在二极管VD和第二电容C2之间。在时基集成电路的1脚和5脚之间连接有并联的整流 二极管VDW和第三电容C3。在555时基电路的3脚与时基集成电路的5脚之间串联有第四 电容C4。在双向可控硅BCR与集成电路的7脚之间串联有第二电阻R2。在时基集成电路 的6脚和7脚之间串联有第三电阻R3和第五电容C5。上述电路的工作原理如下单向可控硅SCR作为无触点控制电路的开关，双向可 控硅BCR作为交流负载驱动器。当SCR截止时，桥式整流电路U内无电流回路，故BCR无触 发电流而截止，负载停止工作。当SCR导通时，全桥整流电路形成电流回路，于是在BCR的 控制极G上有正负双向脉冲触发，使得BCR完全导通，负载通电工作。而SCR的导通与截止 也是由时基集成电路IC的输出端3脚来控制的。当IC的3脚为高电平时，SCR导通；当IC 的3脚为低电平时SCR截止，从而使得后级电路截止。如何使IC按照特定的程序工作，则 可由应用者自行设计。时基集成电路IC的电源是由全桥U整流，电阻Rl降压限流，电容器 C3滤波，DW稳压后供给的。二极管VD和电容器C2构成开机防干扰电路，Cl和C4也是抗 干扰电容器。R3和C5构成过压缓冲网络，以确保电路安全工作。虽然，本技术已通过以上实施例及其附图而清楚说明，然而在不背离本实用 新型精神及其实质的情况下，所属
的技术人员当可根据本技术作出各种相应 的变化和修正，但这些相应的变化和修正都应属于本技术的权利要求的保护范围。权利要求1.一种时基集成电路，其特征在于，所述时基集成电路由555时基电路和固态继电器 组成，所述555时基电路的3脚与所述固态继电器中的单向可控硅连接，以控制单向可控硅 的导通和截止，所述555时基电路的8脚与固态继电器中的桥式整流器相连，所述555时基 电路的8、7、6、2脚形成所述时基集成电路的1、2、3、4脚；所述555时基电路的1、5脚与单 向可控硅以及桥式整流器相连形成所述时基集成电路的5脚；固态继电器的输出端分别为 所述时基集成电路的6脚和7脚。2.根据权利要求1所述的时基集成电路，其特征在于，所述555时基电路的8脚与桥式 整流器通过第一电阻相连。3.根据权利要求1所述的时基集成电路，其特征在于，在所述555时基电路的5脚与所 述时基集成电路的5脚之间串联有第一电容。4.根据权利要求1所述的时基集成电路，其特征在于，在所述时基集成电路的1脚和5 脚之间串联有二极管和第二电容，所述555时基电路的4脚连接在二极管和第二电容之间。5.根据权利要求1所述的时基集成电路，其特征在于，在所述时基集成电路的1脚和5 脚之间连接有并联的整流二极管和第三电容。6.根据权利要求1所述的时基集成电路，其特征在于，在所述555时基电路的3脚与所 述时基集成电路的5脚之间串联有第四电容。7.根据权利要求1所述的时基集成电路，其特征在于，在所述双向可控硅与时基集成 电路的7脚之间串联有第二电阻。8.根据权利要求1所述的时基集成电路，其特征在于，在所述时基集成电路的6脚和7 脚之间串联有第三电阻R3和第五电容。专利摘要本技术涉及一种时基集成电路，其由555时基电路和固态继电器组成，所述555时基电路的3脚与所述固态继电器中的单向可控硅连接，以控制单向可控硅的导通和截止，所述555时基电路的8脚与固态继电器中的桥式整流器相连，所述555时基电路本文档来自技高网...

【技术保护点】
一种时基集成电路，其特征在于，所述时基集成电路由５５５时基电路和固态继电器组成，所述５５５时基电路的３脚与所述固态继电器中的单向可控硅连接，以控制单向可控硅的导通和截止，所述５５５时基电路的８脚与固态继电器中的桥式整流器相连，所述５５５时基电路的８、７、６、２脚形成所述时基集成电路的１、２、３、４脚；所述５５５时基电路的１、５脚与单向可控硅以及桥式整流器相连形成所述时基集成电路的５脚；固态继电器的输出端分别为所述时基集成电路的６脚和７脚。

【技术特征摘要】

【专利技术属性】
技术研发人员：张剑丰，
申请(专利权)人：苏州荣文库柏照明系统有限公司，
类型：实用新型
国别省市：32