一种ＤＡＣ数字静态校准电路制造技术

本发明专利技术公开了一种ＤＡＣ数字静态校准电路，可在电流型ＤＡＣ中对ＭＳＢ电流源和ＬＳＢ总电流源进行校准，所述校准电路在外部信号的控制下，分别工作于校准模式和输出模式，包括地址发生器、开关阵列、逐次逼近逻辑模块、校准ＤＡＣ阵列、存储器、比较器和整体电流增益模块，所述整体电流增益模块包括用于调整整体电流的电流源阵列、二选一、满量程调节电阻，放大器。采用本电路克服了电流型数模转化器精度受限的困难，实现了ＤＡＣ高静态线性度，提高了电流型数模转换器的精度。

【技术实现步骤摘要】

本专利技术涉及一种电流型DAC校准电路，主要用于对分段式电流型DAC的电流源进 行校准，属于混合信号集成电路

技术介绍
近年来，高速通讯系统的需求不断增长。作为数字世界和模拟世界的接口模块数 模转换器也变得越来越重要，模块数模转换器的精度和速度也决定了整个系统的精度和速 度。因此，高精度的数模转换器提出了更高的要求。但由于工艺技术匹配性能的限制，学术和工业界的实践表明对于16位分辨率的 以上DAC，无论使用随机失配控制手段还是系统失配控制手段，都无法做到想要的匹配精 度。在不使用校准技术常规下无论如何也达不到16位的直流精度，因此就必须对高精度的 电流型数模转换器进行校准。校准技术通常有两种方法动态校准和静态校准。动态校准是在时间上以随机或 伪随机的方式交替使用失配器件，将DAC的误差移向高频范围，最后通过数字滤波器滤掉， 但由于背景噪声的增加，滤波器的设计难度将会增加，SNDR也会下降较多。静态校准则是 通过测量失配大小，利用校正补偿的手段使匹配精度提高，但需要离线校准。传统的静态电流源校准可以通过激光修调或者调整偏置电压的方法。但是由于激 光修调需要特殊的工艺并且可能引起热机械应力使得其可行性受到限制。而调整偏置电压 的方法存在电源电压下降所带来的不稳定性问题，导致调整偏置电压的方法存在电源电压 下降所带来的不稳定性问题，需要不断的刷新产生偏压电路的工作条件以保证偏置电压稳 定性，所以应用该方法也不太现实。而且，对于传统电流源匹配误差的校准，如果仅采用内置自校准电路，校准的结果 只能取决于自校准电路设计的好坏以及电路的可靠性，并不能根据芯片测试的实际结果进 行人工校准，使DAC在各种情况下均能实现更好的线性度。
技术实现思路
本专利技术的技术解决问题是针对传统的DAC校准电路的不足，提供了一种电流型 DAC校准电路。采用本电路克服了电流型数模转化器精度受限的困难，实现了 DAC高静态线 性度，提高了电流型数模转换器的精度。本专利技术的技术解决方案是一种电流型DAC校准电路，可在电流型DAC中对MSB电流源和LSB总电流源进行 校准，其特征在于所述校准电路在外部信号的控制下，分别工作于校准模式和输出模式， 包括地址发生器、开关阵列、逐次逼近逻辑模块、校准DAC阵列、存储器、比较器和整体电流 增益模块，所述整体电流增益模块包括用于调整整体电流的电流源阵列、二选一、满量程调 节电阻，放大器；MSB电流源、LSB总电流源和所述电流源阵列产生的η电流信号与开关阵列的η输入端相连；开关阵列具有与n个输入端相对应的η个输出端以及与比较器的输入端相连的1 个输出端；比较器具有2个输入端和1个输出端，1个输入端与开关阵列的输出端相连，1个 输入端与基准电流相连，比较器的输出端与逐次逼近逻辑模块的输入端相连；逐次逼近逻辑模块的输出端与存储器相连；存储器与校准DAC阵列相连，所述校准DAC阵列包括η个校准DAC，η个校准DAC 可以对存储器读取，且η个校准DAC的输出分别与开关阵列的输出相连；在校准模式下，开关阵列在外部控制信号和地址发生器产生的地址信号控制下， 依次将η路电流信号选通输出到比较器；比较器利用输入的基准电流和电流信号产生误差信号并输出；逐次逼近逻辑模块对误差信号进行模数转换生成校准码，并将校准码输出到存储 器进行存储；校准DAC中的校准DAC读取存储器中的校准码，根据校准码通过数模转换生成校 准电流，并直接输出叠加到被校准的电流信号上；对每路电流信号进行循环校准，直到利用 产生的校准码与基准电流源电流信号相匹配；在生成对应于每路电流信号的η个校准码后，利用整体电流增益模块对整体电流 增益进行校准；用于调整整体电流的电流源阵列产生的电流信号二选一后利用满量程调节 电阻和放大器产生用于控制被测MSB电流源和LSB总电流源的控制信号；校准模式结束；在输出模式下，开关阵列在外部控制信号的控制下将输入的η路电流信号从η个 输出端输出；校准DAC阵列利用地址发生器产生的DAC地址信号选通η个与η路电流信号 一一对应的校准DAC ；η个校准DAC分别读取存储器中的相对应校准码，并对校准码进行数 模转换生成校准电流；η个电流信号分别与对应的校准电流相叠加后输出。 本专利技术的电流型DAC校准电路还包括非易失性存储器，可在电路下电后存储存在 于存储器中的校准码，并在电路重新上电后转存到存储器中。所述校准码可根据电路产生的电压或电流信号直接产生，并通过非易失性存储器 转存到存储器中，用于被校准DAC读取产生校准电流。本专利技术与现有技术相比具有如下优点1、本专利技术校准电路是一种前台校准装置，校准模式与输出模式分开进行所以不会 影响DAC工作速度。2、相对于传统的需要不断刷新操作动态校准技术，本专利技术所使用的静态校准技术 功耗更低。3、与一般的数字静态校准采用一个总的校准DAC对全局输出校准方法相比，该校 准技术每一路都对应一个校准DAC，减小了所需要的存储器的面积，同时降低了设计难度4、可以采用人工校准、自校准方式以及可编程校准的方式，校准方式灵活、适应性强。5、校准码可以保存在非易失性存储器或者是静态存储器，上电后可直接读取校 准码，并可根据应用环境校准码进行更改，使电路满足多种应用环境和条件要求。附图说明图1为本专利技术结构图；图2为本专利技术工作流程图；图3为对电流信号校准实施例图；图4为基准电流源校准实施例图；图5为整体电流增益校准实施例图。具体实施例方式下面就结合附图对本专利技术进一步介绍。首先对本专利技术所涉及的专业术语进行说明DAC =Digital to Analog Converter，数字到模拟转换器MSB =Most Significant Bit，最高有效位LSB =Least Significant Bit,最低有效位SNDR =Signal Noise Distortion Rate，信号噪声失调比DACef 用于校准基准电流的数模转换器DACcal 校准DAC阵列中用于校准电流源的数模转换器Icurrent 电路整体输出电流Ic 输入比较器的被校准电流信号Ikef 基准电流源如图1所示，为本专利技术结构图。所述电流型DAC校准电路可对MSB电流源和LSB 总电流源产生的多路电流信号进行校准。校准电路包括地址发生器、开关阵列、比较器、逐 次逼近逻辑模块、校准DAC阵列、存储器和整体电流增益模块，同时还给出了用于存储人工 校准码的非易失性存储器和产生电流型DAC整体输出的模拟开关阵列和LSB分段电流源阵 列。通过图1可以看出各模块间的连接关系。其中，如图5所示，整体电流增益模块包括用于校准整体电流增益的电流源206， 二选一数据选择器select开关，满量程调节电阻204，放大器205。整个校准电路具有校准模式和输出模式，其中的开关阵列受一路外接的控制信号 控制，选择将被校准的电流信号输出到模拟开关阵列方向还是输出到比较器方向。在校准 模式下，开关阵列将电流信号从与比较器的输入端相连的输出端输出，输出时利用地址发 生器产生的地址信号依次选通输出从被校准源送入的η个输入电流信号。比较器和逐次逼近逻辑模块仅在校准模式下工作，采用差分工作模式，输出被校 电流信号与基准电路信号的的差值作为误差信号输出到逐次逼近逻辑模块。逐次逼本文档来自技高网...

【技术保护点】
一种电流型ＤＡＣ校准电路，可在电流型ＤＡＣ中对ＭＳＢ电流源和ＬＳＢ总电流源进行校准，其特征在于：所述校准电路在外部信号的控制下，分别工作于校准模式和输出模式，包括地址发生器、开关阵列、逐次逼近逻辑模块、校准ＤＡＣ阵列、存储器、比较器和整体电流增益模块，所述整体电流增益模块包括用于调整整体电流的电流源阵列、二选一、满量程调节电阻，放大器；ＭＳＢ电流源、ＬＳＢ总电流源和所述电流源阵列产生的ｎ电流信号与开关阵列的ｎ输入端相连；开关阵列具有与ｎ个输入端相对应的ｎ个输出端以及与比较器的输入端相连的１个输出端；比较器具有２个输入端和１个输出端，１个输入端与开关阵列的输出端相连，１个输入端与基准电流相连，比较器的输出端与逐次逼近逻辑模块的输入端相连；逐次逼近逻辑模块的输出端与存储器相连；存储器与校准ＤＡＣ阵列相连，所述校准ＤＡＣ阵列包括ｎ个校准ＤＡＣ，ｎ个校准ＤＡＣ可以对存储器读取，且ｎ个校准ＤＡＣ的输出分别与开关阵列的输出相连；在校准模式下，开关阵列在外部控制信号和地址发生器产生的地址信号控制下，依次将ｎ路电流信号选通输出到比较器；比较器利用输入的基准电流和电流信号产生误差信号并输出；逐次逼近逻辑模块对误差信号进行模数转换生成校准码，并将校准码输出到存储器进行存储；校准ＤＡＣ中的校准ＤＡＣ读取存储器中的校准码，根据校准码通过数模转换生成校准电流，并直接输出叠加到被校准的电流信号上；对每路电流信号进行循环校准，直到利用产生的校准码与基准电流源电流信号相匹配；在生成对应于每路电流信号的ｎ个校准码后，利用整体电流增益模块对整体电流增益进行校准；用于调整整体电流的电流源阵列产生的电流信号二选一后利用满量程调节电阻和放大器产生用于控制被测ＭＳＢ电流源和ＬＳＢ总电流源的控制信号；校准模式结束；在输出模式下，开关阵列在外部控制信号的控制下将输入的ｎ路电流信号从ｎ个输出端输出；校准ＤＡＣ阵列利用地址发生器产生的ＤＡＣ地址信号选通ｎ个与ｎ路电流信号一一对应的校准ＤＡＣ；ｎ个校准ＤＡＣ分别读取存储器中的相对应校准码，并对校准码进行数模转换生成校准电流；ｎ个电流信号分别与对应的校准电流相叠加后输出。...

【技术特征摘要】

【专利技术属性】
技术研发人员：王立果，王宗民，孔瀛，管海涛，彭新芒，
申请(专利权)人：北京时代民芯科技有限公司，中国航天科技集团公司第九研究院第七七二研究所，
类型：发明
国别省市：11[]