可以增大处理器指令集设计工作效率并减少设计者在调查指令集时的工作量。一种指令操作码生成系统包括:操作码位宽决定装置、指令排序装置和操作码值决定装置。操作码位宽决定装置根据与处理器指令集相关联的技术规范数据来决定要被指派给每一个指令的操作码位宽。指令排序装置根据操作码位宽对指令进行排序。操作码值决定装置决定每一个指令的操作码的值。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及在处理器设计工具中使用的指令操作码(instruction operation code)生成系统,更具体地涉及在设计处理器的指令集时用于自 动决定指令操作码的技术。
技术介绍
为了实现处理器的高效设计,已经开发出各种工具。作为这样的工具 之一,已知一种根据处理器的设计技术规范(design specification)生成处 理器硬件配置或处理器软件开发工具的工具。这样的工具在下文中称为 "处理器设计工具"。在传统的处理器设计工具中,包括指令字长、操作 码和操作数(operand)在内的所有信息都由设计者定义。当定义一个指令 时,设计者定义该指令的字长以及在该指令中使用的操作数的类型和数目 两者。在非专利参考文件1和2和专利参考文件1到3中公开了传统的处理 器设计工具。例如,非专利参考文件1的工具定义处理器的指令集从而生 成处理器的仿真器。在非专利参考文件1的工具中,指令位模式(bit pattern)定义如下。CODING {Dest Srcl Src2 ObO 10000 0b 10000}在"{"和"}"之间的部分表示位模式。Dest、 Srcl和Src2分别表示 登记号(register number)。在Dest、 Srcl禾n Src2之后的0b010000和 OblOOOO分别为表示指令的操作码的二进制数位。以这种方式,构成指令 的位模式的所有信息都需要由设计者定义。相似的原理适用于非专利参考 文件2以及专利参考文件1和2中公开的工具。指令操作码是用于区分各个指令的指令字段。在已经预先设定 (settle)指令集的情况下,仅需要设计者在开始时定义指令操作码一次。但是,在调查要向指令集添加何种指令时,设计者需要校正指令操作码几 次。如果不需定义或校正指令操作码,则要由设计者定义的项的数目减 少。操作码具有什么值并不重要,而仅仅需要将操作码定义为使得各个指 令可相互区分。当可自动定义指令操作码的机制被实现时,要由设计者定 义的项的数目可以减少,从而提高设计效率。非专利参考文件1: S. Pees et al., "LISA-Machine Description Language for Cycle-Accurate Models of Programmable DSP Architectures", 36th Design Automation Conference (DAC 99), June 1999, pp. 933-938非专禾lj参考文件2: Andreas Hoffmann, et al., "A Survey on Modeling Issues Using the Machine Description Language Lisa," Proceedings of ICASSP 2001, VOL. 2, pp. 1137-1140, May 7-11 2001专利参考文件1:美国专利No. 6,477,683专利参考文件2:美国专利No. 6,862,563专利参考文件3:日本的PCT国家公布No. 2003-518280专利参考文件4: JP-A-2003-32346
技术实现思路
上面提及的传统指令集生成工具具有以下问题由于设计者必需对指 令操作码进行定义,所以效率被恶化。在设计者在调查指令集的内容时必 须作出大量尝试和错误的情况下,要设计者输入的项的数目越少,则可实 现更高时效的设计。本专利技术的一个目的是提供这样一种指令操作码自动生成方法,其能够 实现操作码的自动生成以便增大处理器指令集设计工作效率并减少设计者 在调査指令集时的工作量。 为了解决以上目的,根据本专利技术第一方面,提供了一种指令操作码生 成系统,其包括操作码位宽决定装置,用于根据与处理器指令集相关联的技术规范数据来决定要被指派给所述指令集的每一个指令的操作码的位宽;指令分类装置,用于根据操作码位宽对所述指令进行分类;以及操作 码值决定装置,用于根据对所述指令的分类来决定每一个指令的操作码的 值。此外,根据本专利技术第二方面,提供了一种用于基于与处理器的指令相 关联的技术规范数据生成处理器的硬件配置定义或者处理器的软件开发工 具的系统,其中所述系统使用如上所述的指令操作码生成系统来决定构成 所述指令集的每一个指令的操作码的值。此外,根据本专利技术第三方面,提供了一种指令操作码生成方法,包 括对与处理器的指令集相关联的技术规范数据进行解释的技术规范数据 分析步骤;决定要向所述指令集的每一个指令的操作码指派的位宽的步 骤;根据操作码位宽对所述指令进行分类的步骤;以及根据对所述指令的 分类来决定每一个指令的操作码的值的步骤,以上各个步骤根据与所述处 理器指令集相关联的技术规范数据来操作。 根据本专利技术,根据与处理器指令集相关联的技术规范数据来自动生成 每一个指令的操作码的值,从而消除设计者对操作码进行定义的需要,这 相应地增大了处理器指令集设计工作效率并减少了设计者在调查指令集时 的工作量。附图说明图1是示出根据本专利技术第一示例性实施例的指令操作码生成系统的示图2是示出根据本专利技术第二示例性实施例的指令操作码生成系统的示图3是示出作为本专利技术一个示例的操作码赋值方法的流程图4 (a)是示出将操作码布置在指令的位模式的MSB侧的方法的示图,图4 (b)是示出将操作码布置在指令的位模式的LSB侧的方法的示图;图5是示出第一操作码决定方法的流程图6是示出用作技术规范数据的指令的示例的示图7是示出根据第一操作码决定方法对操作码进行赋值的示例的示图8是示出第二操作码决定方法的流程图9是示出根据第二操作码决定方法对操作码进行赋值的示例的示图IO是示出第三操作码决定方法的流程图11是示出根据第三操作码决定方法对操作码进行赋值的示例的示图12是示出第四操作码决定方法的流程图13是根据第四操作码决定方法的索引子字段(index sub-field)决 定方法的流程图14是根据第四操作码决定方法的组子字段(group sub-field)决定方法的流程图15是示出用作技术规范数据的指令的示例的示图16是示出根据第四操作码决定方法对索引子字段进行赋值的示例的示图17是示出根据第四操作码决定方法在基于组子字段的位宽进行排 序之后的指令的示例的示图;以及图18是根据第四操作码决定方法对组子字段进行赋值的示例。 标号说明100:操作码位宽决定装置 200:指令排序装置 300:操作码值决定装置400:第一操作码子字段值决定装置 500:第二操作码子字段值决定装置 600:技术规范数据分析装置 700:操作码输出装置800:中间数据存储装置 具体实施例方式以下将参考附图详细描述根据本专利技术、用于实施指令操作码生成系统 的优选示例性实施例。(第一示例性实施例)图1示出了根据本专利技术第一示例性实施例的指令操作码生成系统的配 置。图1所示的指令操作码生成系统包括基于与处理器的指令集相关联的 技术规范数据操作的以下装置技术规范数据分析装置600,其对与处理器指令集相关联的技术规范数据进行解释;操作码位宽决定装置100,其 决定可被分配给各个指令的操作码的位宽;指令排序(sort)装置200,其 根据操作码位宽对指令进行排序;操作码值决定装置300,本文档来自技高网...
【技术保护点】
一种指令操作码生成系统,包括: 操作码位宽决定装置,用于根据与处理器指令集相关联的技术规范数据来决定要被指派给所述指令集的每一个指令的操作码的位宽; 指令分类装置,用于根据所述操作码位宽对所述指令进行分类;以及 操作码值决 定装置,用于根据对所述指令的分类来决定每一个指令的操作码的值。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员:久村孝宽,
申请(专利权)人:日本电气株式会社,
类型:发明
国别省市:JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。