在反馈路径中具有减小的位数的多位西格玛－德尔塔调制器制造技术

本发明专利技术提供一种用于ＡＤＣ的西格玛－德尔塔调制器（２００），将输入信号传送到环路滤波器（２０），随后传到该调制器（２００）的多位数字转换器（３０）。将数字转换器（３０）的输出传送到数字滤波器（５０），并且将反馈信号反馈到环路滤波器（２０），该反馈信号具有比多位数字转换器（３０）产生的位更少的位。没有为数字滤波器（５０）采用单独的反馈环路，从而减少了为稳定操作调节环路滤波器的需要。数字滤波器（５０）在西格玛－德尔塔调制器（２００）的通带中可以具有大于１的阶次。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及西格玛-德尔塔调制器、具有西格玛-德尔塔调制器的数模转换器以 及信号转换方法。
技术介绍
西格玛-德尔塔(Σ Δ )调制器被用于模数转换器(ADC)。US6404368在图3以及所附文字中公开了用于过采样型ADC中的Σ Δ调制器，其包括与数字 Σ Δ调制器耦接的模拟Σ Δ调制器。模拟Σ Δ调制器包括将一位反馈信号转换为模拟 信号的数模转换器(DAC)、对从DAC传来的输出信号与模拟输入信号之差进行计算的模拟 加法器或减法器。模拟Σ Δ调制器还具有模拟积分器，其对从模拟加法器或减法器传来的 输出信号进行积分，以及第一数字转换器，其将从模拟积分器传来的输出信号转换为数字 信号。数字Σ △调制器包括数字加法器或减法器，其计算从第一数字转换器传来的输出 信号与一位反馈信号之差；数字积分器，其对从数字加法器或减法器传来的输出信号进行 积分；第二数字转换器，其将从数字积分器传来的输出信号转换为一位数字信号；以及延 时元件，其将从第二数字转换器传来的一位数字信号进行延时并将如此延时后的信号作为 一位反馈信号进行反馈。由于传送到模拟调制器的反馈信号是一位信号，因此可以减小由 DAC的非线性误差导致的失真。
技术实现思路
根据本公开的第一方面，提供了一种西格玛-德尔塔调制器，包括求和级，用于产生作为输入信号和反馈信号之差的误差信号；环路滤波器，耦接于所述求和级的输出端，用于对所述误差信号滤波；多位数字转换器，耦接于所述环路滤波器的输出端，用于将滤波后的误差信号数 字化；数字滤波器，耦接于所述多位数字转换器的输出端；以及反馈路径，将所述数字滤波器的输出端耦接到所述求和级，用于将所述反馈信号 提供到所述求和级，其中所述反馈信号具有比所述多位数字转换器产生的位数更少的位，并且没有其 它反馈路径将所述数字滤波器的输出端耦接到所述数字滤波器的输入端。根据本公开的第二方面，提供了一种信号转换方法，包括产生作为输入信号和反馈信号之差的误差信号；对所述误差信号滤波；利用多位数字转换器将滤波后的误差信号数字化；利用数字滤波器对数字化并且滤波后的误差信号滤波；以及从所述数字滤波器的输出产生反馈信号，其中所述反馈信号具有比所述多位数字转换器产生的位数更少的位，并且没有其它反馈路径将所述数字滤波器的输出端耦接到所述数字滤波器的输入端。多位数字转换器的使用有助于减小量化噪声，并且具有更少位的反馈有助于减小 会在反馈路径中出现的非线性误差。上文所述现有技术的Σ Δ调制器对于模拟Σ Δ调制器和数字Σ Δ调制器具有 独立的反馈环路。与之相反，本专利技术除了将数字滤波器的输出端耦接到求和级的反馈路径 以外，没有反馈路径将数字滤波器的输出端耦接到数字滤波器的输入端。换言之，本专利技术的 Σ Δ调制器仅具有单个反馈路径，该反馈路径是将数字滤波器的输出端耦接到求和级的 反馈路径。这表明很少或根本没有必要进行多环路稳定性分析。因此，无论环路滤波器被 布置为一阶滤波器还是高阶滤波器，都可以更容易地为Σ Δ调制器的稳定操作设计或调 节环路滤波器。根据本公开的第三方面，提供了一种西格玛-德尔塔调制器，包括求和级，用于产生作为输入信号和反馈信号之差的误差信号；环路滤波器，耦接于所述求和级的输出端，用于对所述误差信号滤波；多位数字转换器，耦接于所述环路滤波器的输出端，用于将滤波后的误差信号数 字化；数字滤波器，耦接于所述多位数字转换器的输出端；以及反馈路径，将所述数字滤波器的输出端耦接到所述求和级，用于将所述反馈信号 提供到所述求和级，所述反馈信号具有比所述多位数字转换器产生的位数更少的位，其中所述数字滤波器在所述西格玛_德尔塔调制器的通带中具有大于1的阶次。根据本公开的第四方面，提供了一种信号转换方法，包括产生作为输入信号和反馈信号之差的误差信号；对所述误差信号滤波；利用多位数字转换器将滤波后的误差信号数字化；利用数字滤波器对数字化并且滤波后的误差信号滤波；以及从所述数字滤波器的输出信号产生反馈信号，其中所述反馈信号具有比所述多位数字转换器产生的位数更少的位；并且其中所述数字滤波器在所述西格玛_德尔塔调制器的通带中具有大于1的阶次。通过在多位数字转换器之后提供具有大于1的阶次的数字滤波器，该数字滤波器 可以具有在Σ Δ调制器的通带之内和之外的增益差，该增益差足以提供反馈信号中的改 善的量化噪声抑制。而且，剩下的量化噪声与输入信号相关性较小。这表明剩下的噪声不 倾向于集中在输入信号中的主要频率中，表明在所关心的频率处的输出具有更小失真。这 可以应用于Σ Δ调制器中，或者可以应用于能够通过在大噪声源前面提供增益来抑制该 大噪声源的任何反馈型的调制器中。如在第一方面中那样，使用多位数字转换器有助于减小量化噪声。具有更少位的 反馈有助于减小非线性误差。—些实施例中的附加特征是数字滤波器的频率响应在所述西格玛_德尔塔调制 器的通带之外具有实质平坦的增益曲线。平坦的增益的显著效果是对环路滤波器的特性具 有很少或根本没有影响。这表明很少或根本没有必要改变传统环路滤波器以适应数字滤波器和具有更少位的反馈信号。这可以使性能增强，而很少有或根本没有重新设计和优化环 路滤波器的负担。否则，这会是很重的负担，例如在存在比如滤波器系数之类多重调节的情 况下，以及在不增加非稳定性而耗时地进行调节的情况下，或由于其它原因。此外，在一些 情况中，通过提供平坦的增益特性，可以节省重新设计、制造和再测试的成本，或者可以使 环路滤波器的设计做得更简单或更有效。一些实施例中的附加特征是数字滤波器在所述西格玛_德尔塔调制器的通带之 内和之外的增益差大于或等于201og1Q ((2M) / (2Z-1)) dB，其中y是反馈信号的位数，ζ是 多位数字转换器的位数。这可以提供改善的量化噪声抑制。一些实施例中的附加特征是环路滤波器 和数字滤波器的组合的频率响应在所述 西格玛_德尔塔调制器的通带之外具有一阶衰减的增益。这可以提供西格玛_德尔塔调制 器环路的稳定性。任何附加特征都可以相互结合并且可以与任一方面结合。对于所属领域技术人 员，尤其是覆盖了其它现有技术的领域中的技术人员而言，本专利技术的其它有点是显而易见 的。可以在不脱离本专利技术权利要求的情况下做出多种改型和修改。应当注意，并不意在从 根据本公开第三方面的西格玛-德尔塔调制器以及根据本公开第四方面的信号转换方法 中排除对数字滤波器实施反馈的可能性。附图说明现在参考附图仅以示例的方式描述优选实施例，其中图1是连续时间Σ Δ调制器的框图，图2是连续时间Σ Δ调制器的框图，其中对数字转换器进行线性建模，图3是用于图1的调制器或用于本专利技术的实施例中的示例模拟环路滤波器的框 图，图4示出了图1的调制器的环路滤波器传递函数(H)、噪声传递函数(NFT)和信号 传递函数(STF)，图5示出了采用图3的滤波器的四阶Σ Δ调制器对全标度输入信号的仿真频率 响应，图6示出了作为用于比较的两个替代方案的1位和5位调制器输出信号，图7示出了作为用于比较的两个替代方案的四阶1位Σ Δ调制器和四阶5位Σ Δ 调制器的输出频谱，图8示出了根据本专利技术的一个实施例的Σ Δ调制器结构，图9示出了图8的Σ Δ调制器结构的线性模型，图10示出了用于实施例中的示例滤波器频率响应特性的曲线，图本文档来自技高网...

【技术保护点】
一种西格玛－德尔塔调制器，包括：求和级，用于产生作为输入信号和反馈信号之差的误差信号；环路滤波器，耦接于所述求和级的输出端，用于对所述误差信号滤波；多位数字转换器，耦接于所述环路滤波器的输出端，用于将滤波后的误差信号数字化；数字滤波器，耦接于所述多位数字转换器的输出端；以及反馈路径，将所述数字滤波器的输出端耦接到所述求和级，用于将所述反馈信号提供到所述求和级，其中所述反馈信号具有比所述多位数字转换器产生的位数更少的位，并且没有其它反馈路径将所述数字滤波器的输出端耦接到所述数字滤波器的输入端。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：罗伯特亨里库斯玛格丽塔范费尔德霍温，
申请(专利权)人：意法爱立信有限公司，
类型：发明
国别省市：CH[瑞士]