本发明专利技术属于集成电路技术领域，具体为一种用于流水线结构模数转换器的余量增益电路。该余量增益电路至少包含一个运算放大器，四个比较器，三个采样电容，一个反馈电容，六个开关，一个加法器和一个编码电路。其中比较器的结果通过加法器相加后经过编码电路控制开关。本发明专利技术通过增加部分比较器的数目以及重新安排比较器的位置，提高比较器失调电压的校准范围。在每级多比特结构的余量增益电路中作用尤其明显。
【技术实现步骤摘要】
本专利技术属于集成电路
，具体涉及一种用于流水线结构模数转换器的余量 增益电路。
技术介绍
流水线结构模数转换器由于其在转换速率，转换精度以及功耗方面的优秀表现， 被广泛应用于数字基站，雷达等领域。相比于其他结构的模数转换器，流水线结构模数转换 器的一大特别之处就是它允许比较器有一定程度的失调，而不会影响最后输出结果的正确 性。在最为传统的1. 5bit/级的余量增益电路结构(如附图说明图1所示)中，比较器1、2失调电压 在±1/4Γ〃/之内都是被允许的，如图2所示。这种特性大大降低了比较器的设计难度，也 为其他非理想因素提供了相当的容忍度。随着技术的不断发展，人们对高转换速度、高分辨率的模数转换器的需求也越迫 切。随着分辨率的不断提升，流水线的级数也在不断增多，整体功耗不断增加。而采样速率 的增加就要求模数转换器在更短的时间内分辨到指定的精度要求，这就对运算放大器提出 更高的要求，同样会增加功耗。为了达到低功耗的目的，在14位以上的流水线结构模数转 换器中，设计人员通常会采用一些设计技巧来降低功耗。典型的有运放共享，无采样保持等 等。运放共享技术会引入更复杂的时钟时序和所谓的记忆效应。无采样保持的结构会遇到 孔径误差的问题，减小比较器的校正范围。除此之外，最常用的方法是采用多比特每级的余 量增益电路。采用多比特每级的余量增益电路的优点是，由于每级输出更多有效位数，所 以总体级数变少，所需要的运放数目也随之相应减少，功耗也会降低。此外，采用多比特每 级的余量增益电路结构还能有效降低电路的热噪声，提高模数转换器的信噪比。但是多比 特每级的余量增益电路带来的最直接的问题就是比较器的失调校正范围减小。以Vref=IV 为例，1. 5bit/级的余量增益电路允许的比较器失调为250mV。2. 5bit/级的余量增益电路 允许的比较器失调为125mV，而3. 5bit/级的余量增益电路允许的比较器失调更是减小为 62. 5mV，这就对设计人员提出了很高的要求，在有些要求严苛的设计中甚至是难以达到的。 而比较器的失调电压一旦控制不好，超过了可校正的范围，模数转换器的输出码将发生错 误，严重影响模数转换器的功能实现。
技术实现思路
本专利技术的目的在于提供一种能有效增大比较器失调电压校正范围的余量增益电 路新结构，以供流水线结构模数转换器之用。本专利技术提供一种能有效增大比较器失调电压校正范围的余量增益电路新结构，通 过增加一些比较器的数量，可以有效提高比较器失调电压的校正范围，降低设计难度和提 高电路的可靠性。所述余量增益电路具有至少一个运算放大器，四个比较器，一个加法器，一个编码 器，三个采样开关，三个参考电平开关，三个采样电容和一个反馈电容；其中输入信号经过权利要求1.一种可提高流水线结构模数转换器中比较器失调校正范围的余量增益电路，其特征 在于，所述余量增益电路具有至少一个运算放大器，四个比较器，一个加法器，一个编码器， 三个采样开关，三个参考电平开关，三个采样电容和一个反馈电容；其中输入信号经过三个 采样开关连接到采样电容上，运算放大器、采样电容和反馈电容构成反馈回路对信号进行 乘法以及减法操作，输入信号同时还接到比较器输入端，比较器将比较结果输出给加法器， 加法器将比较器的结果相加后输出给编码器，编码器根据加法器的结果给出对应的编码， 控制参考电平开关接入相应的电平。2.如权利要求1所述的余量增益电路，其特征在于，四个比较器阈值分别位 于-l/2Vref，_l/6Vref，l/6Vref，l/2Vref，Vref 为模数转换器的参考电平。3.如权利要求1所述的余量增益电路，其特征在于，对于某一个输入，在比较器触发时 钟沿来到的时候比较器给出比较结果，该结果是一温度计码。4.如权利要求1所述的余量增益电路，其特征在于，比较器将结果输出到加法器当中， 加法器的结果指示输入信号处于什么区间范围内。5.如权利要求4所示的余量增益电路，其特征在于，加法器将结果输出到编码器当中， 编码器对输入进行编码，输出四位编码(D(1)，D(2)，D(3) =-1，0，1)，控制采样电容&1， Cs2, Cs3在时钟CK2时刻接到相应的电平上。6.如权利要求1所述的余量增益电路，其特征在于，后级的余量增益电路带有误差校 正功能，以还原出正确的数字输出。7.如权利要求1所述的余量增益电路，其特征在于，比较器的阈值电压允许有最大为 l/3Vref幅度的偏差，在此偏差范围内的比较器失调电压都可被后级电路校正回来，不影响 输出的正确性。8.一种可提高流水线结构模数转换器中比较器失调校正范围的余量增益电路，其特征 在于，每级有效位数不变的情况下，包含至少一个运算放大器，M个比较器，一个加法器，一 个编码器，N个采样开关，N个参考电平开关，N个采样电容和一个反馈电容；其中输入信号 经过N个采样开关连接到采样电容上，运算放大器、采样电容和反馈电容构成反馈回路对 信号进行乘法以及减法操作，输入信号同时还接到比较器输入端，比较器将比较结果输出 给加法器，加法器将比较器的结果相加后输出给编码电路，编码电路根据加法器的结果给 出对应的编码，控制参考电平开关接入相应的电平；M为不小于4的偶数，N根据每级有效 位数以及M不同而不同。9.如权利要求8所述的余量增益电路，其特征在于，比较器的阈值位于全文摘要本专利技术属于集成电路
，具体为一种用于流水线结构模数转换器的余量增益电路。该余量增益电路至少包含一个运算放大器，四个比较器，三个采样电容，一个反馈电容，六个开关，一个加法器和一个编码电路。其中比较器的结果通过加法器相加后经过编码电路控制开关。本专利技术通过增加部分比较器的数目以及重新安排比较器的位置，提高比较器失调电压的校准范围。在每级多比特结构的余量增益电路中作用尤其明显。文档编号H03M1/10GK102006071SQ20101060397公开日2011年4月6日 申请日期2010年12月24日 优先权日2010年12月24日专利技术者任俊彦, 余北, 叶凡, 张鹏, 李宁, 许俊, 陈迟晓 申请人:复旦大学本文档来自技高网...
【技术保护点】
一种可提高流水线结构模数转换器中比较器失调校正范围的余量增益电路，其特征在于，所述余量增益电路具有至少一个运算放大器，四个比较器，一个加法器，一个编码器，三个采样开关，三个参考电平开关，三个采样电容和一个反馈电容；其中输入信号经过三个采样开关连接到采样电容上，运算放大器、采样电容和反馈电容构成反馈回路对信号进行乘法以及减法操作，输入信号同时还接到比较器输入端，比较器将比较结果输出给加法器，加法器将比较器的结果相加后输出给编码器，编码器根据加法器的结果给出对应的编码，控制参考电平开关接入相应的电平。
【技术特征摘要】
【专利技术属性】
技术研发人员：任俊彦，余北，张鹏，陈迟晓，叶凡，许俊，李宁，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。