集成低泄漏二极管制造技术

本发明专利技术涉及一种适合于在功率集成电路中操作的集成低泄漏二极管，其具有类似于横向功率ＭＯＳＦＥＴ的结构，但其中电流在与常规功率ＭＯＳＦＥＴ相反的方向上流动穿过所述二极管。阳极连接到栅极及可比ＭＯＳＦＥＴ源极区，所述阳极具有连接到通道区的两种导电率类型的高掺杂区以借此形成使其基极在所述通道区中的横向双极晶体管。第二横向双极晶体管形成于阴极区中。因此，大致所有所述二极管电流在所述二极管的上表面处流动，借此最小化衬底泄漏电流。与形成垂直寄生双极晶体管的发射极及基极的层接触的深度高掺杂区抑制所述垂直寄生晶体管完全接通的能力。

【技术实现步骤摘要】
【国外来华专利技术】
此专利技术涉及功率集成电路装置，且更特定来说涉及功率集成电路中的高电压二极管。
技术介绍
此专利技术的背景可见于美国专利7，045，830的相关技术说明章节中。
技术实现思路
本专利技术在其一个实施例中包括一种与功率集成电路整体地形成于第一导电率类 型的衬底上的二极管，其具有形成于所述衬底上的所述第一导电率类型的外延层，其中与 所述第一导电率类型相反的第二导电率类型的第一区位于所述外延层中且与所述衬底分 离；及所述第一导电率类型的第二区，其位于所述第一区上方上且接触所述第一区以使得 横跨所述外延层、所述第一区及所述第二区形成垂直寄生晶体管。所述二极管进一步包含 位于所述外延层上的栅极氧化物及位于所述栅极氧化物上的栅极；所述第一导电率类型的 通道区，其位于所述栅极之下且延伸到具有比所述通道区高的掺杂剂浓度的所述第一导电 率类型的第三区；及所述第二导电率类型的第四区，其接触所述通道区及所述第三区且与 所述栅极的第一边缘大致垂直对准；所述第四区具有比所述通道区高的掺杂剂浓度。所述 二极管进一步包含与所述栅极、所述第三区及所述第四区接触的阳极端子；从所述通道 区延伸到所述第二导电率类型的第五区及所述第一导电率类型的第六区的所述第二导电 率类型的漂移区，所述漂移区具有比所述第四区低的掺杂剂浓度，所述第五及第六区具有 比所述通道区高的掺杂剂浓度；与所述第五及第六区接触的阴极端子；及从所述外延层的 所述上表面向下延伸到所述第一区的所述第二导电率类型的第七区，所述第七区与所述第 一及第二区以及所述第三区接触，所述第七区具有比所述第一及第二区高的掺杂剂浓度， 所述第七区与所述阳极端子接触。在本专利技术的另一种形式中，一种与功率集成电路整体地形成于第一导电率类型的 衬底上的二极管，其包含所述第一导电率类型的外延层，其形成于所述衬底上；与所述第 一导电率类型相反的第二导电率类型的第一区，其位于所述外延层中且与所述衬底分离； 及所述第一导电率类型的第二区，其位于所述第一区上方上且接触所述第一区以使得横跨 所述外延层、所述第一区及所述第二区形成垂直寄生晶体管。所述二极管还包含位于所述 外延层上的栅极氧化物及位于所述栅极氧化物上的栅极；所述第一导电率类型的通道区， 其位于所述栅极之下且延伸到具有比所述通道区高的掺杂剂浓度的所述第一导电率类型 的第三区；及所述第二导电率类型的第四区，其接触所述通道区及所述第三区且与所述栅极的第一边缘大致垂直对准，所述第四区具有比所述通道区高的掺杂剂浓度。所述二极管 还包含与所述栅极、所述第三区及所述第四区接触的阳极端子；所述第二导电率类型的 漂移区，其从所述通道区延伸到所述第二导电率类型的第五区及所述第一导电率类型的第 六区，所述漂移区具有比所述第四区低的掺杂剂浓度，所述第五及第六区具有比所述通道 区高的掺杂剂浓度；与所述第五及第六区接触的阴极端子；及所述第一导电率类型的第八 区，其位于所述第二区与所述漂移区之间且接触所述第二区及所述漂移区。本专利技术还在其一个实施例中包括一种与功率集成电路整体地形成于第一导电率 类型的衬底上的二极管，其包含所述第一导电率类型的外延层，其形成于所述衬底上；与 所述第一导电率类型相反的第二导电率类型的第一区，其位于所述外延层中且与所述衬底 分离；及所述第一导电率类型的第二区，其位于所述第一区上方上且接触所述第一区以使 得横跨所述外延层、所述第一区及所述第二区形成垂直寄生晶体管。所述二极管进一步包 含位于所述外延层上的阶梯式栅极氧化物，所述栅极氧化物具有较薄区段及较厚区段； 位于所述阶梯式栅极氧化物上的栅极，所述栅极与所述栅极氧化物的所述较薄区段及所述 较厚区段两者重叠；第一导电率类型的通道区，所述通道区位于所述阶梯式栅极氧化物的 所述较薄区段及所述栅极之下且延伸到具有比所述通道区高的掺杂剂浓度的所述第一导 电率类型的第三区；及所述第二导电率类型的第四区，所述第四区接触所述通道区及所述 第三区且与所述栅极的第一边缘大致垂直对准；所述第四区具有比所述通道区高的掺杂剂 浓度。另外，所述二极管包含与所述栅极、所述第三区及所述第四区接触的阳极端子；所 述第二导电率类型的漂移区，其从所述通道区延伸到所述第二导电率类型的第五区及所述 第一导电率类型的第六区，所述漂移区具有比所述第四区低的掺杂剂浓度，所述第五及第 六区具有比所述通道区高的掺杂剂浓度；及与所述第五及第六区接触的阴极端子。在本专利技术的又一形式中，提供一种用于减小与功率集成电路整体地形成的二极管 中的寄生衬底泄漏电流的方法，所述二极管包含所述寄生衬底泄漏电流所流动穿过的寄生 垂直晶体管，所述方法包括通过连接到所述二极管的阳极端子的高掺杂区将形成所述寄生 垂直晶体管的基极的区连接到形成所述寄生垂直晶体管的发射极的区。附图说明通过结合附图阅读以下更详细说明，将更好地理解前文所述及其它特征、特性、优 点及本专利技术大体内容。图1是根据本专利技术的一个实施例的集成低泄漏二极管的图示；图2是图1中所显示类型的两个集成低泄漏二极管的所测量击穿电压的图表；图3是图1中所显示类型的集成低泄漏二极管的所测量阳极到衬底的击穿电压的 图表；图4A及4B是图1中所显示类型的两个集成低泄漏二极管的所测量基板电流对二 极管电流的图表；图5A及5B是图1中所显示类型的两个集成低泄漏二极管的寄生PNP垂直晶体管 对二极管电流的所测量电流放大系数的图表；及图6A及6B是图1中所显示类型的两个集成低泄漏二极管的所测量跨越二极管的 电压降对二极管电流的图表。应了解，出于清晰的目的且在认为适当时，已在图中重复参考编号来指示对应的 特征。此外，在一些情况下，已使图式中各种物体的相对大小发生变形以更清楚地显示本发 明。具体实施例方式图1是可形成于功率集成电路22中的集成低泄漏二极管20的图示。图1中还显 示对二极管20中固有的三个双极晶体管(横向NPN晶体管24、横向PNP晶体管26及垂直 寄生PNP晶体管28)的示意性描绘。出于理解二极管20的结构的目的，可将二极管20认为是经修改的N通道功率 MOSFET0在常规N通道功率MOSFET的正常导电状态中，位于邻近栅极处的源极比位于漂移 区的远离栅极的侧上的漏极更具负性，且电子从源极流到漏极。然而，在二极管20中，阴极 区30在常规MOSFET的漏极的位置中，且阳极区32在常规MOSFET的源极的位置中，从而导 致在二极管20中电流在相对于常规MOSFET相反的方向上流动。功率集成电路22具有P+衬底34，在其上已生长P-外延层36。将理解图1中所 描述及显示的导电率类型可全部反转，如果其全部反转则产生N+衬底、N-外延层等。为更好地理解二极管20的结构，以下说明大体遵循用于形成二极管20的处理操 作。因此，各种区的位置可与制造过程中先前形成的区而非图1中所显示的完成的二极管 20中的区相关。二极管20包含场氧化物38及40，其形成于外延层36的上表面中靠近将为 二极管20的阳极区32的地方。N槽区42形成于外延层36中且具有大约2微米的深度及 每立方厘米大约lel6到IelS个原子的掺杂剂浓度。具有1. 25微米的深度及每立方厘米 大约6el5到6el7个原子的掺杂剂浓度的P扩散部44形成于N槽区42的顶部上。具有大 约1微米的本文档来自技高网...

【技术保护点】
一种与功率集成电路整体地形成于第一导电率类型的衬底上的二极管，其包括：ａ）所述第一导电率类型的外延层，其形成于所述衬底上；ｂ）与所述第一导电率类型相反的第二导电率类型的第一区，其位于所述外延层中且与所述衬底分离；ｃ）所述第一导电率类型的第二区，其位于所述第一区上方上且接触所述第一区以使得横跨所述外延层、所述第一区及所述第二区形成垂直寄生晶体管；ｄ）位于所述外延层上的栅极氧化物及位于所述栅极氧化物上的栅极；ｅ）所述第一导电率类型的通道区，其位于所述栅极之下且延伸到具有比所述通道区高的掺杂剂浓度的所述第一导电率类型的第三区；ｆ）所述第二导电率类型的第四区，其接触所述通道区及所述第三区且与所述栅极的第一边缘大致垂直对准；所述第四区具有比所述通道区高的掺杂剂浓度；ｇ）阳极端子，其与所述栅极、所述第三区及所述第四区接触；ｈ）所述第二导电率类型的漂移区，其从所述通道区延伸到所述第二导电率类型的第五区及所述第一导电率类型的第六区，所述漂移区具有比所述第四区低的掺杂剂浓度，所述第五及第六区具有比所述通道区高的掺杂剂浓度；ｉ）阴极端子，其与所述第五及第六区接触；及ｊ）所述第二导电率类型的第七区，其从所述外延层的所述上表面向下延伸到所述第一区且与所述第一及第二区以及所述第三区接触，所述第七区具有比所述第一及第二区高的掺杂剂浓度，所述第七区与所述阳极端子接触。...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：蔡军，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：US[美国]