用于计算机系统设备的光子互连技术方案

本发明专利技术的各个实施例涉及可以用于计算机系统部件之间的芯片上以及芯片外通信的光子互连。在本发明专利技术的一个实施例中，光子互连（１０８）包括多个芯片上波导（３０８）。另外，光子互连可包括多个芯片外波导（３１０、６２０）和至少一个光电子转换器（３０６）。所述至少一个光电子转换器（３０６）可以光子耦合到所述多个芯片上波导（３０８）的一部分，可以光子耦合到所述多个芯片外波导（３１０、６２０）的一部分并且与至少一个计算机系统部件（６１５－６１８）电子通信。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例涉及可以用于计算机系统设备中的计算机系统部件之间的芯片 上以及芯片外通信的光子互连。
技术介绍
在二十世纪六十年代中期，半导体制造商观察到，在集成电路上制作的电路(诸 如晶体管)的密度大约每18个月翻一番。这种趋势已延续并且现在被称作“摩尔定律”。 晶体管密度被看作是计算机处理能力的粗糙度量，所述计算机处理能力又对应于数据处理 速度。尽管最初摩尔定律是作为观察结果而得出的，但是随着时间的推移摩尔定律已被半 导体工业广泛地接受作为提高计算机处理能力背后的基本驱动力。结果，半导体制造商已 研发了用于将芯片部件的大小减小到微尺度乃至纳米尺度尺寸的技术。计算机系统(其一 些示例是存储器模块系统、单核处理器设备或多核处理器设备)的计算机系统架构在试图 跟上摩尔定律的同时正面临限制。多核系统示例说明所面临的一些问题。近年来，半导体工业已研发了包括两个或 更多被称为“核”的子处理器的处理器。例如，双核处理器包含两个核，而四核处理器包含 四个核。典型地，这些核被集成，共享到系统的其余部分的相同互连，并且可以独立地操作。 尽管半导体制造商可以提高单个核的晶体管密度，但是半导体制造商由于功耗效率低而未 朝这个方向前进。替代方案是提高单个管芯上封装的核的数量。管芯是其上制作集成电路 (“芯片”)的单层半导体材料。然而，芯片上和芯片外通信已成为针对需要这些多核芯片 的、苛刻的数据密集型应用保持性能增长的关键问题。计算带宽随核数量的增长而线性地 缩放，但是可以使用顶级金属线横跨多核芯片传送数据的速率正以慢得多的速度在提高。 另外，数据可以通过沿着芯片边缘定位的管脚而传送到芯片外的速率也比计算带宽更慢地 增长，并且芯片上和芯片外通信的能量成本明显限制可获得的带宽。结果，计算机架构现在 处于十字路口并且物理学家和工程师正在寻找对使用金属线进行芯片上和芯片外通信的 替代方案。
技术实现思路
本专利技术的各个实施例涉及可以用于计算机系统部件之间的芯片上以及芯片外通 信的光子互连。在本专利技术的一个实施例中，光子互连包括多个芯片上波导。另外，光子互连 可以包括多个芯片外波导和至少一个光电子转换器。该至少一个光电子转换器可以光子地 耦合到所述多个芯片上波导的一部分并且可以光子地耦合到所述多个芯片外波导的一部 分，并且与至少一个计算机系统部件电子通信。附图说明图1示出依据本专利技术实施例的层叠计算设备的横截面图。图2示出依据本专利技术实施例的计算设备的部件的示意表示。图3示出依据本专利技术实施例的图1所示的计算设备的四个管芯层的分解等距视 图。图4A示出依据本专利技术实施例的处理器管芯集群(cluster)。图4B示出依据本专利技术实施例的存储器管芯的块片(tile)。图5示出依据本专利技术实施例的图4A-4B所示的块片和集群的部件之间的相互作用 的示意表示。图6示出依据本专利技术实施例的图1所示的计算设备的四个管芯层的放大分解等距 视图。图7A示出依据本专利技术实施例的光学管芯的示意表示。图7B示出依据本专利技术实施例的图7A所示的光学管芯的区的放大图。图7C示出依据本专利技术实施例的图7B所示的沿着线7C-7C的芯片上脊波导的一部 分的横截面图。图7D示出依据本专利技术实施例的两个近似平行的光子晶体波导的一部分的顶视 图。图8示出依据本专利技术实施例的电磁辐射源的示意表示。图9A-9B示出依据本专利技术实施例的两个光电子转换器的示意表示。图10示出依据本专利技术实施例的光电子转换器的转换器块的部件的示意表示。图11示出依据本专利技术实施例的光电子转换器的数据/控制块的示意表示。图12示出依据本专利技术实施例的三个数据/控制块的示意表示。图13示出依据本专利技术实施例的放大的成束波导调制器/检测器的示意表示。图14示出依据本专利技术实施例的芯片外通信集线器(hub)。图15示出依据本专利技术实施例的广播。图16A示出依据本专利技术实施例的用于在未编码信道中编码数据的波导微环系统。图16B示出依据本专利技术实施例的用于从波导中提取编码信道的波导微环系统。图17示出依据本专利技术实施例的微环的示意表示。图18A示出依据本专利技术实施例的示例性四集群、层叠计算设备的示意表示。图18B示出依据本专利技术实施例的图18A所示的仲裁系统的示意表示。图19示出依据本专利技术实施例的仲裁系统。具体实施例方式本专利技术的各个实施例涉及光子互连。这些光子互连提供计算机系统部件(例如， 核、集群、存储器控制器)之间的芯片上光子互连。另外，光子互连的一些实施例也提供到 外部设备上的计算机系统部件的芯片外光子互连。本专利技术的实施例也包括具有纳米光子部 件的光子互连，所述纳米光子部件包括具有典型地小于波长或小于微米的尺寸的部件。这些光子互连提供比沿着芯片边缘定位的常规管脚更快的、可以把数据传送到芯 片外的速率，提供更大的计算带宽，提供比常规金属线更低的芯片上和芯片外通信的能量 成本，并且可以被扩大或缩小以适应附加部件，例如具有任何数量的核的处理器。光子互连 的架构可以用非阻挡、低等待时间、可重配置的纳米光子微环来实施，从而提供即使在峰值 计算带宽下也非常低的功耗、适中的等待时间以及高带宽。另外，计算机系统设备的架构可以被配置成使得所有存储器紧密接近存储器控制器或甚至处理器。依据本专利技术实施例配置 的采用光学管芯的基于多核的计算设备可以以大约20太字节/秒操作。在以下描述中，术语“光子”和“光子地”指的是用经典和/或量子化ER操作的 设备，所述ER的波长不限于电磁频谱的仅可见光部分。在下面描述的各个光子交换机 (switch)和交换结构实施例中，若干结构上类似的包括相同材料的部件已被提供相同的附 图标记，并且为了简明起见不重复这些部件的结构和功能的解释。多核层叠计算设备图1示出依据本专利技术实施例的示例性计算机系统设备(“计算设备”)100的横 截面图，该计算机系统设备是采用光子互连的多核层叠计算设备。该计算设备100包括层 叠在封装116中的四个层叠存储器管芯110-113、处理器管芯102、存储器控制器/目录 (directory)/L2管芯(“存储器-控制器管芯”)104、模拟电子管芯106、和光学管芯108。 该层叠存储器管芯110-113可以是易失性存储器(如动态随机存取存储器(“DRAM”))，非易 失性存储器，或易失性和非易失性存储器的任意组合。特别地，该层叠存储器管芯110-113 可以是8千兆字节(“GB”)DRAM。该计算设备100也包括定位在处理器管芯102的顶表 面上的散热器118、以及由四个贯通孔(through via) 120-123表示的大量通孔(例如几百 个)，所述通孔从存储器_控制器管芯104穿过模拟电子管芯106和光学管芯108延伸到四 个存储器管芯110-113。管芯102、104、106、108和110-113的厚度可以在大约25微米到大约50微米之间 变化。散热器118耗散由处理器管芯102的计算操作而产生的热量，并且贯通孔120-123 可以是金属化的或硅填充的通孔，它们将存储器管芯中的存储器控制器电互连到四个存储 器管芯110-113中的每一个。位于存储器-控制器管芯104内的存储器控制器管理去往和 来自存储器管芯110-113的数据流以及去往和来自外部设备(未示出)的数据流。光学管 芯108比其它管芯更大以便包本文档来自技高网...

【技术保护点】
一种光子互连（１０８），包括：设置在衬底的表面上的多个芯片上波导（３０８）；设置在所述衬底的表面上的多个芯片外波导（３１０、６２０）；以及设置在所述衬底的表面上的至少一个光电子转换器（３０６），所述至少一个光电子转换器光子耦合到所述多个芯片上波导（３０８）的一部分和所述多个芯片外波导（３１０、６２０）的一部分并且与至少一个计算机系统部件（６１５－６１８）电子通信。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：RG博索莱尔，M菲奥伦蒂诺，NP茹皮，NL宾克特，RS施雷伯，Q徐，
申请(专利权)人：惠普开发有限公司，
类型：发明
国别省市：US[美国]