半导体装置和显示装置制造方法及图纸

包括ｎ沟道型的多个晶体管的电路（１０）具备：漏极端子被施加ＶＤＤ、栅极端子被输入输入信号（ＩＮ）的晶体管（Ｔ１）；漏极端子被施加ＶＤＤ、源极端子连接到输出端子（ＯＵＴ）、栅极端子连接到晶体管（Ｔ１）的源极端子的晶体管（Ｔ２）；以及设置在节点（ｎ１）与输入时钟信号的时钟端子（ＣＫ）之间的电容（Ｃ１）。输入到时钟端子（ＣＫ）的时钟信号的频率高于从输出端子（ＯＵＴ）输出的输出信号的频率。由此，提供包括相同导电型晶体管的、能够防止电位电平的降低并输出稳定的信号的半导体装置和具备该半导体装置的显示装置。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及以相同导电型的晶体管构成的半导体装置。
技术介绍
在液晶显示装置中，例如生成用于顺序驱动排列成阵列状的像素的信号的移位寄 存器被使用于扫描信号线驱动电路和数据信号线驱动电路。另外，在液晶显示装置中使用 变换电源电压电平的电平移位器和相对于输入信号得到等倍输出的放大电路这样的以低 输出阻抗输出广义的放大信号的所谓缓冲器。当以CMOS晶体管构成这些移位寄存器和缓 冲器等半导体装置时，需要分别形成P沟道和n沟道的工艺，所以制造工序复杂化了。因此， 优选为了制造工序的简化而以相同导电型例如仅P沟道等单极性的晶体管来构成。例如专 利文献1中公开了以这种单极性的晶体管构成的半导体装置。图46是表示专利文献1的半导体装置的结构的电路图。该半导体装置是以n型 M0S晶体管构成的。具体地说，上述半导体装置100具备4个n型M0S晶体管T101 T104和电容 C101。晶体管T101的漏极端子被连接到电源VDD，栅极端子被连接到输入端子IN。晶体管 T103的源极端子被连接到电源VSS，栅极端子被输入STOP信号(控制信号)。晶体管T102 的漏极端子被连接到时钟端子0，栅极端子被连接到晶体管T101的源极端子和晶体管T103 的漏极端子。晶体管T104的漏极端子被连接到晶体管T102的源极端子，源极端子被连接 到电源VSS，栅极端子被连接到晶体管T103的栅极端子。将晶体管T101、T102以及T103的 连接点设为节点N1，晶体管T102与T104的连接点设为节点N2。节点m与N2之间设有电 容C101，节点N2与输出端子OUT连接。下面，说明半导体装置100的动作。图47是表示半导体装置100的各种信号的波 形的时序图。当输入信号IN变成高电平时，晶体管T101变成导通的状态，当将晶体管T101的 阈值电压设为Vth时，节点m的电位变成VDD-Vth(预充电动作)。当节点m的电位上升 时，晶体管T102变成导通状态，当时钟信号0是低电平时从输出端子OUT输出低电平的信 号。电荷一旦被预充电时，节点m的电位被保持直到STOP信号变成激活(高电平)(悬浮 状态)。当在该悬浮状态下时钟信号0变成高电平时，节点m的电位由于电容C101而升压 a电位的量，变成VDD-Vth+ a (自举动作)。并且，在该电位超过VDD+Vth的期间，从输出 端子OUT输出VDD的电位电平的信号。其后，当STOP信号变成高电平时，节点m通过晶体管T103放电直到VSS为止，晶 体管T102变成截止状态。晶体管T104变成导通状态，由此从输出端子OUT输出VSS的电 位电平的信号。这样，根据以往的半导体装置的结构，通过利用自举动作，能够以简单的结构输出 高电位的信号。因此，能够在液晶显示装置内的各部分很好地利用这种半导体装置。专利文献1 (日本)特许第3092506号公报(2000年7月28日登录)
技术实现思路
专利技术要解决的问题然而，在如上所述的以往的包括相同导电型的晶体管的半导体装置中，具有输出 信号受到截止泄漏(晶体管在截止时流动的微小电流)等的影响，其电位逐渐降低的问题。 另外，也有如下的问题当电位降低时变成高阻抗，输出信号容易受到噪声的影响，因此在 接收了该输出信号的后级电路中会引起误动作。具体地说，例如，在将上述半导体装置用 作液晶显示装置内的移位寄存器的扫描信号线选择电路的情况下，当该半导体装置的输出 信号相对于噪声变弱时，有可能产生扫描信号线的顺序选择动作不能被正确地执行的误动 作。在此，说明以往的半导体装置中输出信号降低、易于受到噪声的影响的原理。图47 以虚线表示受到截止泄漏等的影响的情况下的信号的波形。在上述半导体装置100中，当例如受到晶体管T103的截止泄漏等的影响时，释放 出预充电的节点m的电荷，节点m的电位逐渐降低(图47的节点m的虚线)。并且，当 节点m的电位降低到VDD+Vth时，在时钟信号0是高电平(VDD)的情况下，晶体管T102变 成截止状态。由此，晶体管T102的输出信号变成高阻抗，输出信号OUT容易受到噪声的影 响。另外，当节点m的电位进一步地降低到比VDD低时，晶体管T102变成截止状态， 因此例如由于晶体管T104的截止泄漏等，如图47的虚线所示，输出信号OUT自身的电位电 平也降低了。由此，有可能引起后级电路的误动作。这样，节点m的电位受到截止泄漏等的影响而降低，因此，在例如时钟信号0的频 率低的情况下、保持节点m的电荷的时间长的情况下，节点m的电位的降低进一步变大。 因此，输出信号变成高阻抗而易于受到噪声的影响。本专利技术是鉴于上述问题而完成的，其目的在于提供包括相同导电型的晶体管的、 能够防止电位电平降低并输出稳定的信号的半导体装置和具备该半导体装置的显示装置。为了解决上述问题，本专利技术的半导体装置是包括相同导电型的多个晶体管的半导 体装置，其特征在于具备第一晶体管，其第一端子被施加导通电压，控制端子被输入输 入信号；第二晶体管，其第一端子被施加导通电压，第二端子被连接到输出端子，控制端子 被连接到上述第一晶体管的第二端子；以及电容，其被设置在上述第一晶体管和上述第二 晶体管相互之间的连接点与输入时钟信号的时钟端子之间，上述时钟信号的频率高于从上 述输出端子输出的输出信号的频率。晶体管是由第一端子、第二端子以及控制端子构成的，是利用输入到控制端子的 控制信号导通第一端子和第二端子，输出所期望的电位电平的信号的电路。此处的控制信 号具有在向控制端子施加时使晶体管处于导通状态的电压(信号的电平VDD)，具有在向 控制端子施加时使晶体管处于截止状态的电压(信号的电平VSS)。在此，在以往的半导体装置中，通常如上所述，与输出所期望的电位电平的晶体管 的控制端子连接的节点的电位由于截止泄漏等的影响而逐渐降低。因此，在上述半导体装置中，通过电容对与输出所期望的电位电平的信号的晶体 管的控制端子连接的节点、即第一晶体管和第二晶体管之间的连接点(节点)输入频率比输出信号高的时钟信号。根据该结构，若设第一晶体管的阈值电压为Vth，则上述节点的电位首先由于 时钟信号和电容而升压a电位的量之后，由于截止泄漏等例如下降0电位的量，变成 VDD-Vth+a-^。其后，当时钟信号变成低电平(VSS)时，节点的电位变成VDD_Vth_0，但是 在此输入信号是高电平(VDD)的情况下，节点的电位被充电直到VDD-Vth为止。并且，当时 钟信号再次变成高电平时，节点的电位再次升压到VDD-Vth+a为止。这样，根据上述半导体装置的结构，与比输出信号频率高的时钟信号的周期对应 地进行升压动作。因此，即使由于截止泄漏等节点的电位下降了，也能够利用升压动作使电 位立刻恢复。由此，能够以比以往的结构更短的周期提高节点的电位，因此能够使输出信号 的电位电平稳定，能够使接收输出信号的后级电路动作稳定。另外，设定时钟信号的振幅和电容使得上述升压后的节点的电位(VDD-Vth+a) 在VDD+Vth (Vth是第二晶体管的阈值电压)以上，由此能够将输出信号的电位保持在VDD。另外，第二晶体管的控制端子被输入高电位的信号，因此输出信号能够保持低阻 抗，相对于噪声也变强了。本专利技术的半导体装置优选在上述半导体装置中，还具备第三本文档来自技高网...

【技术保护点】
一种半导体装置，是包括相同导电型的多个晶体管的半导体装置，其特征在于：具备：第一晶体管，其第一端子被施加导通电压，控制端子被输入输入信号；第二晶体管，其第一端子被施加导通电压，第二端子被连接到输出端子，控制端子被连接到上述第一晶体管的第二端子；以及电容，其被设置在上述第一晶体管和上述第二晶体管之间的连接点与输入时钟信号的时钟端子之间，上述时钟信号的频率高于从上述输出端子输出的输出信号的频率。

【技术特征摘要】
【国外来华专利技术】JP 2007-12-28 2007-339355一种半导体装置，是包括相同导电型的多个晶体管的半导体装置，其特征在于具备第一晶体管，其第一端子被施加导通电压，控制端子被输入输入信号；第二晶体管，其第一端子被施加导通电压，第二端子被连接到输出端子，控制端子被连接到上述第一晶体管的第二端子；以及电容，其被设置在上述第一晶体管和上述第二晶体管之间的连接点与输入时钟信号的时钟端子之间，上述时钟信号的频率高于从上述输出端子输出的输出信号的频率。2.根据权利要求1所述的半导体装置，其特征在于还具备第三晶体管，所述第三晶体管的第一端子被连接到上述连接点，第二端子被输 入截止电压，控制端子被输入控制信号。3.根据权利要求2所述的半导体装置，其特征在于还具备第四晶体管，所述第四晶体管的第一端子被连接到上述输出端子，第二端子被 施加截止电压，控制端子被输入上述控制信号。4.根据权利要求1 3中的任一项所述的半导体装置，其特征在于还具备第五晶体管，所述第五晶体管的第一端子被输入导通电压，第二端子被连接到 上述连接点，控制端子被连接到上述输出端子。5.根据权利要求1 4中的任一项所述的半导体装置，其特征在于 还具备输出上述输入信号的第六晶体管，上述第六晶体管的第一端子被连接到输入端子，第二端子被连接到上述第一晶体管的 控制端子和上述输出端子，控制端子被输入使能信号。6.根据权利要求1 5中...

【专利技术属性】
技术研发人员：村上祐一郎，佐佐木宁，古田成，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]