半导体装置、其制造方法和显示装置制造方法及图纸

本发明专利技术提供一种半导体装置、其制造方法和显示装置，该半导体装置在同一个面内设置有多个可控制阈值的ＭＯＳ晶体管并且能够容易地制作。本发明专利技术的半导体装置在同一个面内设置有多个ＭＯＳ晶体管，该多个ＭＯＳ晶体管分别具有半导体活性层、栅极绝缘膜和栅极电极的叠层结构，上述半导体装置具有：叠层在上述半导体活性层的与上述栅极电极相反的一侧的绝缘层；和叠层在上述绝缘层的与上述半导体活性层相反的一侧，并且以跨越上述多个ＭＯＳ晶体管中的至少两个ＭＯＳ晶体管配置的导电性电极。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体装置、其制造方法和显示装置。更详细而言，涉及适用于液晶显示装置、有机电致发光显示装置等显示装置的半导体装置、其制造方法和显示装置。
技术介绍
半导体装置是具有利用半导体的电特性的能动元件的电子装置，广泛应用于例如 音频设备、通信设备、计算机和家用电器等。其中，具有薄膜晶体管(以下也称为“TFT”)、 MOS (Metal OxideSemiconductor 金属氧化物半导体)晶体管等三端子能动元件的半导体 装置，在有源矩阵型液晶显示装置(以下也称为“液晶显示器”)、有机电致发光显示装置 (以下也称为“有机EL显示器”)等显示装置中，作为对按每个像素设置的开关元件、对各 像素进行控制的控制电路等使用。近年来，作为与显示装置有关的技术，使驱动电路、控制电路这样的周边驱动电路 等与像素部一体化的液晶显示器、即所谓的整体(monolithic)液晶显示器(以下也称为 “系统液晶”)引起关注。根据在这样的系统液晶中使用的半导体装置，因为在同一基板上 同时形成像素部的开关元件和周边驱动电路，所以能够大幅消减部件个数的同时，能够消 减液晶显示器的组装工序、检查工序，因此能够消减制造成本和提高可靠性。此外，对于液晶显示装置等显示装置，强烈要求低耗电量化、图像显示的高分辨率 化和高速化这样的高性能化。进一步，还要求系统液晶的周边驱动器的省空间化。因此，对 于在显示装置中使用的半导体装置，强烈要求各元件进一步微小化，为了在有限的面积内 形成较多元件，在周边驱动电路中要求亚微米级的设计规则，即要求集成电路级别的微小 的图案精度。此外，在构成周边驱动电路的半导体元件中，要求提高半导体活性层的载流子 的迁移率，为了实现这一点，也需要元件的微小化。但是，在现有的在玻璃基板上直接形成半导体装置的制造工艺中，由于玻璃基板 的耐热性不够充分，因此在制作工艺中的热处理工序中，玻璃基板上可能发生变形，从而不 能按亚微米级形成期望的电路图案。此外，在系统液晶等液晶显示装置的制造中使用的玻 璃基板的大小不断向大型化发展，以致在制造工艺中更容易发生玻璃基板面内的变形。对此，使用在SOI (Silicon On Insulator 硅绝缘体)基板上形成有驱动集成电 路的集成电路芯片，将驱动集成电路转印在液晶显示器的基板上的技术引起关注，其中，该 SOI基板在绝缘层上设置有单晶硅层。通过在SOI基板上形成晶体管等器件，能够降低寄生 电容并能够提高绝缘电阻，从而能够实现器件的高性能化、高集成化。因此，能够实现具有 由高性能化和高集成化的器件构成的周边驱动电路的显示装置。此外，在SOI基板上，从提高器件的动作速度并进一步降低寄生电容的观点出发， 优选使单晶硅层的膜厚较薄。作为SOI基板的制造方法，一般已知有利用机械研磨、化学性 机械研磨、多孔硅的方法等。其中提案有智能剥离(Smartcut)方法，即，向半导体基板内离 子注入氢，在与其它的基板贴合后，通过进行热处理而沿着氢注入层分离半导体基板，转印 在其它的基板上(例如，参照非专利文献1和2)。根据此技术，能够形成在绝缘层的表面形成有单晶硅层的SOI基板。而且，通过在这样的结构的基板上形成MOS晶体管，因为能够降 低寄生电容并能够提高绝缘电阻，从而能够实现器件的高性能化、高集成化。此外，作为减少半导体装置的待机时的耗电量的技术，公开有在半导体薄膜的两 侧分别设置栅极电极，向第一栅极电极施加逻辑信号，向第二栅极电极施加阈值控制信号 的半导体装置(例如参照专利文献1)。此外，作为大幅提高薄膜晶体管的动作速度、保持 特性等的技术，公开有一种薄膜晶体管电路，其在栅极电极与导电性电极之间设置活性层 的沟道区域，并以与栅极电极相对的方式配置有导电性电极(例如参照专利文献2)。进一 步，作为与SOI基板相关的技术，公开有一种半导体集成电路的制造方法(例如参照专利文 献3)、和一种半导体装置(例如参照专利文献4)，其中，该半导体集成电路的制造方法具有 隔着绝缘膜在半导体层的背面侧形成栅极电极的工序，该半导体装置具有以与晶体管元件 的沟道形成区域匹配的方式形成于表面绝缘膜上的追加的栅极电极。非专禾Ij文献 1 :M. Bruel，《S0I 技术(Silicon on insulator materialtechnology))), Electronics Letters,美国，1995 年，第 31 卷，第 14 号，第 1201-1202 页。非专利文献2 =Michel Bruel，及其他三人，《^ 一卜力7卜水素注入i々工 乂、一接合全基(二 ^ ^frl SOI 技術(Smart-cut :A NewSilicon On Insulator Material Technology Based on Hydrogen Implantationand Wafer Bonding))), Japanese Journal of Applied Physics,日本，1997 年，第 36 卷，第 3B 号，第 1636-1641 页。专利文献1 日本特开2004-319999号公报专利文献2 日本特开平9-73102号公报专利文献3 日本特开2005-183622号公报专利文献4 日本特开2001-77377号公报但是，在如智能剥离法那样向半导体基板离子注入含氢的剥离用物质而进行集成 电路的转印和半导体基板的分离薄膜化的方法中，存在如下问题由于注入的氢离子而引 起受主不活性化、或产生热施主(thermal donor)等，从而使得MOS晶体管的阈值负转移。对此，根据专利文献1 4记载的技术，虽然通过以与晶体管的栅极电极相对的方 式配置追加的栅极电极或导电性栅极能够控制MOS晶体管的阈值，但是需要针对各个晶体 管形成追加的栅极电极或导电性电极，在制造工序中需要精密的对准。因此，在容易地制造 具有可控制这样的阈值的MOS晶体管的半导体装置这一方面存在改善的余地。
技术实现思路
本专利技术是鉴于上述现状而完成的，其目的在于，提供一种在同一个面内设置有多 个可控制阈值的MOS晶体管且能够容易地制作的半导体装置、其制造方法和显示装置。本专利技术的专利技术者对在同一个面内设置有多个可控制阈值的MOS晶体管且能够容 易地制作的半导体装置、其制造方法和显示装置进行探讨后，着眼于在MOS晶体管的栅极 电极之外配置用于控制阈值的导电性电极的技术。而且发现，通过至少跨越两个MOS晶体 管配置导电性电极，不需要精密的对准便能够形成导电性电极，想到能够出色地解决上述 问题从而完成了本专利技术。S卩，本专利技术是一种半导体装置，其在同一个面内设置有多个MOS晶体管，该多个MOS晶体管各自具有半导体活性层、栅极绝缘膜和栅极电极的叠层结构，上述半导体装置具有叠层在上述半导体活性层的与上述栅极电极相反的一侧的绝缘层；和叠层在上述绝缘 层的与上述半导体活性层相反的一侧，并且跨越上述多个MOS晶体管中的至少两个MOS晶 体管配置的导电性电极。以下详细叙述本专利技术。上述导电性电极是在MOS晶体管的栅极电极之外设置的电极，通过向该导电性电 极施加固定电压，并与栅极电极独立地进行控制，能够控制MOS晶体管的阈值。此外，上述 导电性电极以一并覆盖彼此相邻的本文档来自技高网...

【技术保护点】
一种半导体装置，其在同一个面内设置有多个ＭＯＳ晶体管，该多个ＭＯＳ晶体管分别具有半导体活性层、栅极绝缘膜和栅极电极的叠层结构，该半导体装置的特征在于，具有：绝缘层，其叠层在该半导体活性层的与该栅极电极相反的一侧；和导电性电极，其叠层在该绝缘层的与该半导体活性层相反的一侧，并且以跨越该多个ＭＯＳ晶体管中的至少两个ＭＯＳ晶体管的方式配置。

【技术特征摘要】
【国外来华专利技术】JP 2008-1-15 2008-006168一种半导体装置，其在同一个面内设置有多个MOS晶体管，该多个MOS晶体管分别具有半导体活性层、栅极绝缘膜和栅极电极的叠层结构，该半导体装置的特征在于，具有绝缘层，其叠层在该半导体活性层的与该栅极电极相反的一侧；和导电性电极，其叠层在该绝缘层的与该半导体活性层相反的一侧，并且以跨越该多个MOS晶体管中的至少两个MOS晶体管的方式配置。2.如权利要求1所述的半导体装置，其特征在于所述半导体装置包括支撑基板和设置于该支撑基板上的集成电路， 所述多个M0S晶体管是形成于该集成电路的M0S晶体管，并且从该支撑基板一侧依次 配置有所述栅极电极、所述栅极绝缘膜和所述半导体活性层。3.如权利要求1或2所述的半导体装置，其特征在于 所述多个M0S晶体管包括多个PM0S晶体管，所述导电性电极覆盖由该多个PM0S晶体管构成的PM0S晶体管组。4.如权利要求1或2所述的半导体装置，其特征在于 所述多个M0S晶体管包括多个NM0S晶体管，所述导电性电极覆盖由该多个NM0S晶体管构成的NM0S晶体管组。5.如权利要求1 4中任一项所述的半导体装置，其特征在于 所述多个M0S晶体管包括多个PM0S晶体管和多个NM0S晶体管，所述导电性电极将由该多个PM0S晶体管构成的PM0S晶体管组和由该多个NM0S晶体 管构成的NM0S晶体管组相互独立地覆盖。6.如权利要求1 4中任一项所述的半导体装置，其特征在于所述导电性电极将所述多个M0S晶体管中的在同一工艺中形成的全部M0S晶体管一并 覆盖。7.如权利要求1 5中任一项所述的半导体装置，其特征在于所述导电性电极以由所述多个M0S晶体管中的多个M0S晶体管构成的电路块为单位配置。8.如权利要求2 7中任一项所述的半导体装置，其特征在于所述半导体装置具有配置在比所述半导体活性层更靠所述支撑基板一侧的第一配 线；和配置在所述绝缘层的与所述半导体活性层相反的一侧的第二配线， 所述导电性电极与该第二配线配置在同一层。9.如权利要...

【专利技术属性】
技术研发人员：松本晋，高藤裕，福岛康守，多田宪史，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]