精密集成锁相环电路环路滤波器制造技术

一种锁相环电路中的环路滤波器，包括：参考精密电阻器；第一ＦＥＴ和第二ＦＥＴ，其中所述第一ＦＥＴ的栅极连至所述第二ＦＥＴ的栅极；以及滤波电容器，其连接至所述第一ＦＥＴ，用于产生电容器电压。向第一ＦＥＴ的源极、第二ＦＥＴ的源极和参考精密电阻器的底部施加电容器电压充当虚拟接地。滤波电容器生成的电容器电压设置第二ＦＥＴ的偏置点，使得第二ＦＥＴ包括集成精密电阻器的特性。向第一ＦＥＴ的栅极施加第二ＦＥＴ生成的预定电压，以设置第一场ＦＥＴ的偏置点，使得第一ＦＥＴ包括集成精密电阻器的特性。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及集成电路，并且更具体地涉及对集成锁相环电路中的环路滤波器中的场效应晶体管进行有源偏置，以形成具有缩小的面积和改进的高频能力的精密集成 电阻器。
技术介绍
集成电路是制造在半导体器件或芯片内的电子元件的集合。一个此类电子元件是 电阻器。电阻器在额定条件下限制或调节电流在电子电路中的流动。数字互补金属氧化物 半导体(CMOS)工艺中的集成电阻器的电阻特性常常具有紧密的公差，其对于模拟电路和 输入/输出(I/O)电路而言是极其重要的。为了在这些电路中提供稳定性，需要精密电阻 器的电阻值变化很小，使得该电阻器超过允许温度范围则不工作。集成电路中的另一电子元件是晶体管。晶体管调节电流或电压流并充当用于电子 信号的开关或门。晶体管的一种常见类型是场效应晶体管(FET)。与精密电阻器相比(例 如，约5-15%的电阻率，电阻的温度系数为几百ppm/deg C)，数字互补金属氧化物半导体 (CMOS)工艺中的FET的特性通常具有较宽松的公差(例如，约30-40% Ieff变化，延迟效 应的温度系数为几千ppm/deg C)。图1示出了用于集成精密电阻器的等效电路的示例。精密电阻器电路100包括两 个电阻器R1102和R2104，以及三个电容器C1106、C2 108和C3 110。诸如包含在精密电阻 器电路100中的传统精密电阻器通常具有不希望的特性。这些特性包括大面积维度(意思 是电阻器占据芯片的较大面积)和高电容，这两个特性都限制了精密电阻器在需要非常大 的电阻值、大量的电阻器或者高频响应的电路中的实用性。精密电阻器还需要超出FET所 需步骤的附加掩膜步骤，从而为需要片上电阻器的应用增添了复杂性和成本。相反，FET的 优势在于其非常之小，并且因此针对高频操作具有良好的特性。然而，FET行为由于工艺技 术而引起的变化性通常限制了 FET在精密模拟应用中的使用。
技术实现思路
说明性实施方式提供了一种方法和系统，用于对集成锁相环电路中的环路滤波器 中的场效应晶体管进行有源偏置，以形成具有缩小的面积和改进的高频能力的精密集成电 阻器。该锁相环电路中的环路滤波器包括参考精密晶体管、第一场效应晶体管和第二场效 应晶体管，其中第一场效应晶体管的栅极连(tie)至第二场效应晶体管的栅极，而滤波电 容器连接至第一场效应晶体管，用于产生电容器电压。向第一场效应晶体管的源极、第二场 效应晶体管的源极以及向参考精密电阻器的底部施加该电容器电压充当虚拟接地。该滤波 电容器生成的电容器电压设置第二场效应晶体管的偏置点，使得第二场效应晶体管包括集 成精密电阻器的特性。另外，第二场效应晶体管生成的预定电压向第一场效应晶体管的栅 极施加，以设置第一场效应晶体管的偏置点，使得第一场效应晶体管包括集成精密电阻器 的特性。附图说明在所附权利要求书中阐述了被认为是本专利技术特点的新颖性特征。然而，通过结合附图阅读时参考说明性实施方式的以下详细描述，本专利技术自身及其优选使用模式、其进一 步目的和优势将能够得到最好的理解，其中图1是已知集成精密电阻器等效电路的示意图；图2A和图2B是示出了场效应晶体管三极管特性的图示；图3是已知精密场效应晶体管电阻器电路的示意图；图4是已知锁相环电路的示意图；图5是根据说明性实施方式的、在锁相环电路中带有精密电阻器的环路滤波器的 示意图；以及图6是根据说明性实施方式的、在锁相环电路中带有精密电阻器和串叠 (cascoding)的环路滤波器的示意图。具体实施例方式说明性实施方式提供了一种方法和系统，其通过在CMOS工艺中对场效应晶体管 (FET)进行偏置来创建精密集成电阻器。这些说明性实施方式可以在这样的电路设计中使 用，该电路设计或者不具有可用的电阻器技术或者省略了电阻器工艺以减少成本。这些说 明性实施方式对集成锁相环电路中的主场效应晶体管进行有源偏置，以使得该场效应晶体 管具有与精密电阻器相同的特性。偏置是向电路施加预定电压以设置适当直流(DC)操作 点的过程。主场效应晶体管的偏置继而可以用于控制与该主场效应晶体管匹配的一个或多 个其他从场效应晶体管。从场效应晶体管可以具有与主场效应晶体管相同的长度和沟道宽 度，或者从场效应晶体管可以以某一比例相关。对于这些说明性实施方式而言，主场效应 晶体管和从场效应晶体管二者都将具有与电路中的参考集成精密电阻器相同的直流特性 和温度特性，但是该主场效应晶体管和从场效应晶体管将具有缩小的面积和改进的高频能 力。具体而言，说明性实施方式提供了一种锁相环电路，其包括位于环路滤波器内的 精密FET电阻器。在具有电阻器技术的传统环路滤波器中，电阻器的寄生电容可以显著地 改变该锁相环电路的性能。传统环路滤波器中的电阻器技术会造成电路的不稳定、较高抖 动或者错误跟踪。在不具有电阻器技术的传统环路滤波器中，该环路滤波器设计必须包括 用来在闭环响应中产生零的某些其他装置。响应中的零源自于在该闭环响应中不具有过冲 (overshoot)或峰值，以确保稳定操作。此要求会给设计增添复杂性，而且可能具有其他显 著的工艺敏感性。说明性实施方式的锁相环电路中的环路滤波器通过对环路滤波器中的 主FET进行偏置以便操作为精密FET电阻器而解决了这些问题。该精密FET电阻器继而用 于设置从FET的DC操作点或偏置点，该从FET与具有任意电压Vcap的滤波电容器串联。 该任意电压Vcap利用高输入阻抗、高增益和低输出阻抗运算放大器进行缓冲，以产生电压 Vbuf,电压Vbuf具有实际上与该任意电压Vcap相同的电势。由于该运算放大器具有低输 出阻抗和低输入偏移电压，则节点Vbuf充当精密FET电阻器的虚拟接地。该精密FET电阻 器和从FET的栅极到源极电压Vgs实际上是相同的。电阻器的电阻可能取决于电阻器的尺寸。与具有较大面积维度或占据较大芯片面 积的传统电阻器相比，创建在锁相环电路中的环路滤波器中使用的精密FET电阻器，允许 了在芯片上较小的面积中实现高精度。另外，在环路滤波器中不使用集成电阻器而代之以 使用精密FET电阻器允许实现较低的电容，因为电容是使用片上电阻器的限制之一。环路 滤波器中的精密FET电阻器还允许获得电阻率和温度的较宽松公差。这些较宽松的公差是 有益的，因为传统集成电阻器的电阻率和温度的较大变化可以使集成电路设计要么成功要 么失败。说明性实施方式中的环路滤波器还可以用在不具有任何电阻器的CMOS工艺中，因 为该环路滤波器利用场效应晶体管创建了电阻器。现在转到附图，图2A和图2B是示出了场效应晶体管的已知三极管特性的图示。具 体而言，图2A和图2B示出了场效应晶体管在操作的“线性”区或三极管区中的行为。公知 的是，当在操作的三极管区202中操作晶体管时，该晶体管可以展现出电阻器的特性。操作 的三极管区202是这样的区域，在该区域中，漏极到源极电压(Vds)的值小于晶体管的栅极 电压(Vgs)的值减去阈值电压(Vt)(未示出)，或者说，Vds < Vgs-Vt。Vt代表场效应晶体 管开始导通的电压。该图的竖轴代表向晶体管提供的漏极电流(Id)204，而该图的横轴代 表晶体管的漏极到源极电压(Vds)206。当晶体管在三极管区202中操作时，每个栅极电压 (Vgsl 208、Vgs本文档来自技高网...

【技术保护点】
一种锁相环电路中的环路滤波器，所述环路滤波器包括：参考精密电阻器；第一场效应晶体管和第二场效应晶体管，其中所述第一场效应晶体管的栅极连至所述第二场效应晶体管的栅极；以及滤波电容器，其连接至所述第一场效应晶体管，以产生电容器电压，其中，向所述第一场效应晶体管的源极、所述第二场效应晶体管的源极以及向所述参考精密电阻器的底部施加所述电容器电压充当虚拟接地，其中，所述滤波电容器生成的所述电容器电压设置所述第二场效应晶体管的偏置点，使得所述第二场效应晶体管包括集成精密电阻器的特性；以及其中，向所述第一场效应晶体管的栅极施加所述第二场效应晶体管生成的预定电压，以设置所述第一场效应晶体管的偏置点，使得所述第一场效应晶体管包括集成精密电阻器的特性。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：DW伯尔斯特勒，齐洁明，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]