近码字的ＲＡＭ列表解码制造技术

本发明专利技术的某些实施例是用于创建和更新在（ＬＤＰＣ）列表解码中使用的优势陷阱集合简档的ＲＡＭ列表的高效的运行时方法。对解码正确的码字和近码字进行比较，以便产生新的陷阱集合简档，并且将该简档写入ＲＡＭ。保持自从该简档被最后匹配以来ＲＡＭ被搜索了多少次的记录。在指定次数的存储中未被匹配的简档符合清除条件。还按照其它因素给符合清除条件的简档评分，例如，自从被添加以来简档已被匹配的次数，不满足校验节点的数目，错误位节点的数目。如果ＲＡＭ中不存在足够的空闲空间以便存储新发现的简档，则删除符合清除条件的简档，从评分最低的简档开始删除，直到（ｉ）创建了足够的空闲空间或（ｉｉ）不再存在符合清除条件的简档。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及数字信号处理，并且更具体地，涉及被称为低密度奇偶校验(LDPC)编 码的数据编码方法。
技术介绍
通信是由传输方在通信信道上向接收方传输信息。在现实世界中，通信信道是向 接收方输出从传输方接收的信息的失真版本的有噪信道。硬盘(HD)驱动器就是这样一种 有噪信道，其从传输方接收信息，存储该信息，然后可能将该信息的或更多或少地失真的拷 贝传输给接收方。由诸如HD驱动器的通信信道引入的失真可能大到足以引起信道错误，即，当信道 输入信号是0时，接收方将信道输出信号解释为1，或者反之。信道错误减小了吞吐率，并且 因此是不希望的。因此，存在对检测和/或校正信道错误的工具的持续需要。低密度奇偶校 验(LDPC)编码是用于检测和校正信道错误的一种方法。LDPC码是可以为低信噪比(SNR) 应用实现非常低的位错误率(BER)的已知的近Shannon极限编码之一。LDPC解码以其并行 潜力、低实现复杂度、低解码延迟以及在高SNR下的不很严重的错误平台(error-floor)而 著称。实际上认为LDPC码将用于所有下一代通信标准。
技术实现思路
在某些实施例中，本专利技术包括用于对使用基于图的码编码的编码数据进行解码的 方法。该方法包括(i)对编码数据执行解码，以便产生候选解码码字，和(b)如果候选解码 码字不是解码正确的码字，执行陷阱集合(TS)-RAM列表解码方法，以便试图产生解码正确 的码字。TS-RAM列表解码方法访问存储在RAM存储器内的一个或更多个TS简档，每个TS 简档与不同的陷阱集合相对应。在其它实施例中，本专利技术是用于对使用基于图的码字编码的编码数据进行解码的 装置。该装置包括(i)被配置为对编码数据执行解码，以便产生候选解码码字的解码器， (ii)RAM存储器，和(iii)陷阱集合(TS)-RAM列表解码器，被配置为如果候选解码码字不是 解码正确的码字，则执行TS-RAM列表解码方法，以便试图产生解码正确的码字。TS-RAM列 表解码器访问存储在RAM存储器内的一个或更多个TS简档。每个TS简档相应于不同的陷 讲集合。附图说明从下面的详细描述、所附的权利要求书以及附图中，将会完全明了本专利技术的其它 方面、特征和优点，在附图中相似的附图标记指示相似或相同的元件。图1是使用LDPC编码的典型硬盘(HD)驱动器100的一部分的方框图；图 2 (A)示出了 LDPC H 矩阵 200，图 2 (B)是 H 矩阵 200 的 Tanner 图；图3是由解码器112使用的典型LDPC解码方法300的流程图；图4是用于识别陷阱集合和记录关于这些陷阱集合的各种信息的离线陷阱集合 (TS)仿真工具400的方框图；图5是根据本专利技术的一个实施例的LDPC解码方法500的方框图；图6是图5的ROM P表514的示例布局；图7是图5的B表512的示例布局；图8是图5的E表516的示例布局；图9是图5的EI表518的示例布局；图10是图5的RAM P表522的示例布局；图11是图5的RAM索引表524的示例布局； 图12是图5的LDPC解码系统500所使用的示例处理1200的流程图；图13是由图5的后处理器504实施的图12的示例TS-ROM列表解码处理1206的 流程图；图14是图13的示例TS-ROM搜索处理1314的流程图；图15是图12的示例TS-RAM列表解码处理1208的流程图；和图16是图12的示例TS-RAM更新处理1216的流程图。具体实施例方式图1是使用LDPC编码的典型硬盘(HD)驱动器100的一部分的方框图。HD驱动器 100包括盘片102和读通道104。读通道104包括LDPC编码器106、写处理器108、读处理 器110和LDPC解码器112。路径114是LDPC编码器106和LDPC解码器112之间的有噪信道。由LDPC编码器106处理将被写到盘片102的信息字以便产生LDPC码字。LDPC码 字被发送到写处理器108，写处理器108包括若干模块，例如，BPSK ( 二进制相移键控)编码 器、数字到模拟转换器等。写处理器108的输出116被写到盘片102。从盘片102读取的信号118被发送到读处理器110，读处理器110包括若干模块， 例如，前置放大器、连续时间滤波器、固定激励响应滤波器、解码器、模拟到数字转换器等。 读处理器Iio向LDPC解码器112输出对数似然比(LLR)值L。h，LDPC解码器112又输出解 码的信息字。另外，LDPC解码器112将Euirc值送回读处理器110。EII)rc被以下面的等式6 定义，并且表示中间计算LLR值。读处理器110使用Euirc值调整其性能，这是被称为turbo 解码的处理。LDPC 编码LDPC编码器106给信息字的位附加由LDPC码指定的若干奇偶位，以便产生码字。 信息字中的位被称为变量位，并且这些变量位的数目被表示为K。LDPC码字中的位的总数被表示为N。因此，由N-K给出奇偶位的数目。特定LDPC码的比率是K/N，即，信息字长度 与码字长度的比。因此，给每3位信息字附加6个奇偶位以便产生9位码字的LPDC码具有 1/3的比率。在典型的HD驱动器的情况下，对于4506位的码字长度和0. 9的比率，信息字 长度K是4096位(典型HD驱动器扇区的长度)，并且奇偶位的数目近似为410位。LDPC码字中的每个奇偶位以由特定LDPC码所指定的特定方式与码字中的一个或更多个其它(变量或奇偶)位相关联，并且分配给奇偶位的值被设置为满足LDPC码。典型 LPDC码规定相关联的位满足奇偶校验约束，例如，相关联的位的和是偶数，S卩，和模2 = 0。LDPC 码由被称为奇偶校验矩阵或H矩阵或简称为H的1和0的二维矩阵定义特定的LDPC 码。LDPC编码器和解码器事先都知道H。H包括N列和N-K行，S卩，码字的每个位针对一列， 并且每个奇偶位针对一行。H中的每个1表示列的码字位和行的奇偶位之间的关联。例如， H的第3行第7列处的1意味着第3个奇偶校验位与码字的第7个位相关联。校验位与和 该校验位相关联的所有变量位的值的和模2应当为0。H的一列中的1的数目被称为该列的权重w。。类似地，H的一行中的1的数目被称 为该行的权重K。由所有列具有相同的《。并且所有行具有相同K的H定义的LDPC码被称 为规则LDPC码。由分别在所有列和/或行上不全相同的W。和/或W,的H定义的LDPC码 被称为不规则LDPC码。典型LDPC码的一种定义特性是H是“稀疏的”，即，H的元素大部分为0，只有少数 为1。研究显示H矩阵通常需要W。彡3以便有良好表现，并且不规则LDPC码优于规则LDPC码。图2 (A)示出了 LDPC H矩阵200。H矩阵200包括N = 9列和N-K = 6行。因此， H矩阵200定义接受3位信息字、附加6个奇偶位、并且输出9位码字的LDPC码。因此，这 种特定LDPC码的比率是3/9或1/3。由H矩阵200定义的LDPC码是规则的，其W。为2并 且Wr为3。信道输出对数似然比返回图1，LDPC编码器106和LDPC解码器112之间的路径114是有噪信道，并且 从而，解码器112不能接收由LDPC编码器106输出的码字的完美拷贝。而是，读处理器110 输出本文档来自技高网...

【技术保护点】
一种用于对使用基于图的码编码的编码数据进行解码的方法，该方法包括以下步骤：（ａ）对所述编码数据执行解码以产生候选解码码字，和（ｂ）如果所述候选解码码字不是解码正确的码字，执行陷阱集合ＴＳ－ＲＡＭ列表解码方法，以便试图产生解码正确的码字，其中所述ＴＳ－ＲＡＭ列表解码方法访问存储在ＲＡＭ存储器内的一个或更多个ＴＳ简档，每个ＴＳ简档与不同的陷阱集合相对应。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：K关纳姆，
申请(专利权)人：LSI公司，
类型：发明
国别省市：US[美国]