本发明专利技术提供一种非易失性存储装置，非易失性存储装置（３００）具有存储单元阵列，该存储单元阵列包括多个以同一极性的电脉冲在多个电阻状态之间进行过渡的电阻变化型元件。将串联电阻设定器（３１０）设置在存储单元阵列（７０）和电脉冲施加装置（５０）之间，通过控制串联电阻设定器，在使所选择的电阻变化型元件从低电阻状态变化到高电阻状态时和从高电阻状态变化到低电阻状态时的至少一方，使所述串联电流路径的电阻值在规定的范围内随时间变化而变化。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及非易失性存储装置和向非易失性存储装置写入数据的数据写入方法。 更详细地涉及利用同一极性的电脉冲的电压电平之差向电阻变化型元件写入数据的非易 失性存储装置和向非易失性存储装置写入数据的数据写入方法。
技术介绍
非易失性存储装置广泛搭载于手机、数码照相机等便携设备中，其用途正在逐渐 快速扩大。近年来，开始强烈期望一种处理声音数据、图像数据的机会增加、与以往的相比 容量更大且高速动作的非易失性存储装置。另外，在便携设备用非易失性存储装置的领域， 对低电力消耗的要求也更加强烈。当前的非易失性存储装置的主流是闪存器(flash memory)。闪存器控制蓄积于浮 栅电路(floating gate)中的电荷来进行数据的存储。因为闪存器具有在高电场下向浮栅 电路蓄积电荷的结构，因此被指出存在如下课题在小型化上具有限度，为实现更大容量化 所需要的微细加工较困难。另外，在闪存器中，为了重写，无一例外地需要一概删除规定的 数据块。因为如此特性，闪存器的重写需要非常长的时间，在高速化上也具有限度。作为解决这些问题的新一代非易失性存储装置，具有一种使用通过电阻的变化来 记录信息的电阻变化型元件的非易失性存储装置。作为利用当前提案的电阻变化型元件的 非易失性存储器，提案有 MRAM (Magnet icRAM)、PRAM (Phase-Change RAM) .ReRAM (Resistive RAM)等。专利文献1对使用钙钛矿结构的氧化物的ReRAM元件的控制方法的一个例子进行 了公开。下面，参照附图对该ReRAM元件的控制方法进行说明。图12 图14是表示专利文献1所公开的存储单元的控制方法的图。存储单元9 具备电阻变化型元件1和选择晶体管2。电阻变化型元件1的一端子和选择晶体管2的一主 端子(漏极或源极)相互电连接。选择晶体管2的另一主端子(源极或漏极)通过源极线 6而与源极线端子3进行电连接。电阻变化型元件1的另一端子通过位线(bit line)8而 与位线端子5进行电连接。选择晶体管2的栅极通过字线7而与字线(word line)端子4 进行电连接。在写入数据(写入“1”的情况)、删除数据(写入“0”的情况)和读出数据的 任一情况下，都向所选择的存储单元的字线端子4施加高电平的导通电压(on voltage), 使选择晶体管2成为导通状态。图12是表示在专利文献1的存储单元内进行写入动作时的电压脉冲的施加状态 的图。源极线6设定为0V(接地)，对位线8施加规定的写入电压振幅的正极性的写入脉 冲，向电阻变化型元件1写入所希望的数据。在多值信息向电阻变化型元件1写入的情况 下，写入脉冲的电压振幅设定为与写入的数据值相应的电平。例如，在将四值数据写入一个 电阻变化型元件1的情况下，选择对应于写入数据的各数据值所确定的规定的四个电压振 幅内的一个电压振幅，进行动作。另外，写入脉冲幅度选择元件相应的适当的幅度。即，为 了变化到规定的电阻状态，存在与其电阻状态对应的一个电压振幅电平和脉冲幅度。图13是表示在专利文献1的存储单元内进行删除动作时的电压脉冲的施加状态 的图。位线设定为OV(接地)，对源极线施加规定的删除电压振幅的正极性的删除脉冲。通 过施加删除脉冲，电阻变化型元件1的电阻成为最小值。专利文献1公示了如下技术在多 个位线设定为OV的状态下，当对特定的源极线施加删除脉冲时，与其多个位线和源极线连 接的多个存储单元同时被一并删除。图14是表示在专利文献1的存储单元内进行读出动作时的电压脉冲的施加状态 的图。在将存储于电阻变化型元件1的数据读出的情况下，将源极线6设定为OV(接地)， 向选择的位线8经由读出电路施加规定的读出电压。当施加读出电压后，利用比较判定电 路，将位线8的电平与读出用的标准电平(reference level)进行比较，读出存储数据。 在非专利文献1中，公开了一种ReRAM元件，该ReRAM元件通过以同极性施加电 压、脉冲幅度不同的电压脉冲，在高电阻状态和低电阻状态之间进行过渡。在非专利文献1 的ReRAM元件中，电阻变化材料使用TMO (Transition Metal Oxide (过渡金属氧化物))。 该ReRAM元件无论是在高电阻状态下还是在低电阻状态下，都能够通过同极性的电脉冲而 变化。图15是表示非专利文献1的ReRAM元件的电压-电流特性的图。如图所示，在使其 从高电阻状态变化到低电阻状态的“置位(set) ”中，当不进行电流限制时，在从高电阻状态 变化到低电阻状态时，会导致更多的电流流动。在这种情况下，有时会导致电阻状态违背意 图从低电阻状态再次变化到高电阻状态(误动作)，或元件因过大的电流而被损坏。因而， 需要以规定的第一电流值加以限流(Set Current Compliance)。在使其从低电阻状态变化 到高电阻状态的“复位”中，电流以比上述第一电流值更大的第二电流值流动。如上所述，使电阻变化的驱动电路需要根据元件的电阻状态，分别使用上述第一 电流值和第二电流值，对无论是在高电阻状态下还是在低电阻状态下都因同极性的电压施 加而变化的ReRAM元件进行控制。专利文献1 日本特开2004-185756号公报非专禾Ij 文献 1 :Baek, J. G. et a 1 · 、2004、“ Hi gh 1 y Scalable Non-voIatiIeResistive Memory using Simple Binary Oxide Driven by Asymmetric UnipolarVoltage Pulses”、0-7803-8684-l/04/$20. 00IEEE在上述现有构成中，当想要实际构成存储单元阵列时，具有如下问题动作的可靠 性不易充分，另外，易缩短器件的使用寿命。
技术实现思路
本专利技术是为解决如上所述的课题而提出的，其目的在于提供一种提高动作的可靠 性并且实现设备的长寿命化的非易失性存储装置，该非易失性存储装置具有存储单元阵 列，该存储单元阵列具备多个因同一极性的电脉冲而在多个电阻状态之间进行过渡的电阻 变化型元件。本专利技术人为了在使用电阻变化型元件的非易失性存储装置中使动作的可靠性以 及使用寿命提高而进行了专心研究。其结果是，提出了如下所述的见解。S卩，在将多个电阻变化型元件排列为阵列状而构成存储单元阵列的情况下，由来 于制造过程等，会在电阻变化型元件自身的特性上产生偏差。另外，在许多情况下也不能忽 略配线电阻、包含选择晶体管的寄生电阻。因此，即使施加于阵列的电压相同，实际向各个电阻变化型元件施加的电压也具有偏差。于是，产生了即使施加规定的电压而电阻值也不 变化的电阻变化型元件，动作的可靠性下降。在此，也考虑进行如下设定按照电阻值进行变化的电压最高的电阻变化型元件， 来提高施加电压，以使其全部电阻变化型元件的电阻值可靠地变化。但是，在如此形态下， 也会对电阻值以较低的电压进行变化的电阻变化型元件施加较高的电压，施向电阻变化型 元件的应力增大，招致使用寿命降低。根据如此见解，本专利技术人想到在使电阻变化型元件从低电阻状态变化到高电阻 状态时、以及从高电阻状态变化到低电阻状态时的至少一方，按照施加于电阻变化型元件 的电压在从电阻变化型元件的电阻值变本文档来自技高网...
【技术保护点】
一种非易失性存储装置，其特征在于，包括：存储单元阵列，其具有多个电阻变化型元件，该多个电阻变化型元件包括第一端和第二端且基于所述第一端和所述第二端之间的电阻变化存储信息；电脉冲施加电路，其具备第一输出端子和第二输出端子，向所述第一输出端子和第二输出端子之间输出电脉冲；选择电路，其从所述存储单元阵列中选择所希望的电阻变化型元件作为选择电阻变化型元件，将所述选择电阻变化型元件的第一端和所述第一输出端子电连接，并且将所述选择电阻变化型元件的第二端与所述第二输出端子电连接；串联电阻设定器，以连接所述第一输出端子和所述选择电阻变化型元件的第一端的电流路径上的点为基准节点、以所述第二输出端子和所述基准节点之间的电位为节点电位、以电连接所述第一输出端子和所述基准节点的电流路径为串联电流路径时，任意地设定所述串联电流路径的电阻值；和控制电路，其控制所述串联电阻设定器，设定所述串联电流路径的电阻值，所述节点电位通过至少利用所述串联电阻设定器的电阻值和所述选择电阻变化型元件的电阻值对所述第一和第二输出端子间的电压进行分压而得到，所述电阻变化型元件各自具有如下特性：在处于低电阻状态时，在所述节点电位在其绝对值超过对应于所述电阻变化型元件各自而确定的第一电压电平的情况下，变化到电阻值比所述低电阻状态高的高电阻状态，且在处于所述高电阻状态时，所述节点电位与所述第一电压电平极性相同，并且在其绝对值超过对应于所述电阻变化型元件各自而确定且绝对值比所述第一电压电平大的第二电压电平的情况下，从所述高电阻状态变化到所述低电阻状态，另外，所述控制电路按照进行以下（Ａ）或（Ｂ）的控制中的至少一种的方式而构成：（Ａ）在使所述电阻变化型元件从低电阻状态变化到高电阻状态时，按照所述节点电位在从所述存储单元阵列的所述第一电压电平的偏差分布的下限到上限之间且达到规定的范围内的方式，使所述串联电流路径的电阻值在规定的范围内随时间变化而变化，（Ｂ）在使所述电阻变化型元件从高电阻状态变化到低电阻状态时，按照所述节点电位在从所述存储单元阵列的所述第二电压电平的偏差分布的下限到上限之间且达到规定的范围内的方式，使所述串联电流路径的电阻值在规定的范围内随时间变化而变化。...
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：加藤佳一，岛川一彦，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。