提供非易失性存储器的粗略／精细编程，其中，存储器单元在到达其意图的状态的粗略验证电平之前的第一级编程中编程，且在到达粗略验证电平之后但在到达其意图的状态的最终验证电平之前的第二级编程中编程。与较小的存储器单元相关的大的子阈值摆动因子可以影响感测操作的准确性，尤其是当在粗略验证电平处感测之后在精细验证电平处感测、而在不同的感测之间不对位线进行预充电时。当在粗略验证电平和最终验证电平处感测时使用不同的参考电势。在这些参考电势之间的差异可以补偿在粗略电平感测期间位线的任何放电。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及在非易失性存储器中的编程。
技术介绍
半导体存储器器件已经变得在各种电子器件中更广为使用。例如，非易失性半导 体存储器被用在蜂窝电话、数字相机、个人数字助理、移动计算设备、非移动计算设备和其 他设备中。包括闪速EEPROM的电可擦除可编程只读存储器(EEPR0M)和电可编程只读存储 器(EPR0M)是最流行的非易失性半导体存储器之中的。 EEPR0M和EPR0M存储器利用位于半导体衬底中的沟道区域上方且与其绝缘的浮 置栅极。该浮置栅极位于源极和漏极区域之间。在浮置栅极上方且与其绝缘地提供控制栅 极。通过在浮置栅极上保持的电荷量来控制晶体管的阈值电压。在导通晶体管以允许在其 源极和漏极之间导电之前必须施加到控制栅极的电压的最小量由浮置栅极上的电荷水平 控制。 当编程闪存器件时，典型地将编程电压施加到控制栅极，且位线接地。来自沟道的 电子被注入浮置栅极。当电子累积在浮置栅极中时，该浮置栅极变为充负电(negatively charged)，且存储器单元的阈值电压升高，使得该存储器单元处于编程状态。 —些EEPROM和闪存器件具有被用于存储两个范围的电荷的浮置栅极，因此，可以 在两个状态(擦除状态和编程状态)之间编程/擦除存储器单元。例如，图1示出了绘出 两个阈值电压分布的图形。x轴描绘了阈值电压，且y轴描绘了存储器单元的数量。分布2 中的阈值电压小于0伏。在一个实施例中，阈值电压分布2对应于存储数据"1"的被擦除 的存储器单元。分布4中的阈值电压大于0伏。在一个实施例中，阈值电压分布4对应于 存储数据"0"的被编程的存储器单元。 通过标识由禁止的电压范围分离的多个不同的允许的阈值电压范围来实现多状 态闪存单元。每个不同的阈值电压范围对应于该组数据位的预定值。图2图示了通过使用 四个数据状态来存储两位数据的存储器单元的阈值电压分布。在一个实施例中，阈值电压 分布2表示处于擦除状态(例如，存储"11")、具有负阈值电压电平的存储器单元。阈值 电压分布10表示存储数据"10"、具有正阈值电压电平的存储器单元。阈值电压分布12表 示存储数据"OO"的存储器单元。阈值电压分布14表示存储"01"的存储器单元。在一些 实施方式(如上例示)中，使用格雷码(gray code)分配将这些数据值(例如，逻辑状态) 分配到各阈值范围，以便如果浮置栅极的阈值电压错误地偏移(shift)到其相邻的物理状 态，则将仅影响一个逻辑位。在其他实施例中，每个分布可以对应于与上述不同的数据状 态。被编程到存储器单元中的数据与该单元的阈值电压范围之间的具体关系取决于这些存 储器单元采用的数据编码方案。例如，美国专利No.6222762和在2003年6月13日提交的 美国专利申请No. 10/461244， "Tracking Cells For A Memory System(追踪存储器系统 的单元)"描述了用于多状态闪存单元的各种数据编码方案，这两者被全部引用附于此。另5外，根据本公开的实施例可应用于存储多于两位数据的存储器单元。 阈值电压分布2和4示出了当不使用验证操作时的被擦除和被编程的电压分布。 可以通过用单独一个编程或擦除脉冲编程或擦除存储器单元来获得这些分布。取决于存储 器阵列大小和生产工艺中的变化，阈值电压分布4将具有确定宽度，已知为原本(natural) Vth宽度。 如从图2可见，分布10、12、14(对应于编程多状态器件)需要比分布4的原本Vth窄得多。为了实现更窄的阈值电压分布，可以使用如下处理该处理使用多个编程脉冲和验 证操作，比如图3A、3B和3C描述的。 图3A描述了被应用于控制栅极作为一系列脉冲的编程电压信号V，。该脉冲的 幅度随每个连续的脉冲增加预定步长(例如，0.2V-0.4V)，在图3A中绘为AVpgm。在这些 脉冲之间的时间段中，实行验证操作。随着可编程状态的数量增加，验证操作的数量增加， 且需要更多时间。用于减少时间负担的一个手段是更有效的验证处理，诸如在2002年12 月5日提交的题为"SmartVerify For Multi-State Memories"的美国专利申请序列号 No. 10/314055中公开的处理，其全部被引用附于此。实际上，图3A的脉冲彼此隔开一个时 间段在该时间段期间进行验证。但是，为了使得图3更易懂，从图中省略了用于验证的时 间段。 图3B描绘了施加到被编程的相关存储器单元的位线的电压信号。图3C描绘了被 编程的存储器单元的阈值电压。注意，在3C中的图形被平滑以使得其更容易理解。在每个 编程脉冲之后，实行验证操作(未示出)。在验证操作期间，检查要被编程的存储器单元的 阈值电压。如果该存储器单元的阈值电压大于目标值(例如，V^ify)，则通过将位线电压从 OV升高到V^bit(例如，在时间t4)来禁止在下一周期中对于该存储器单元的编程。 如其他电子器件那样，存在消费者对于存储器器件尽可能快地编程的需求。例如， 在闪存卡上存储图像的数字相机的用户不想要在图片之间等待不必要的长时间段。除了用 合理的速度编程以外，为了实现对于多状态存储器单元的适当数据存储，多状态存储器单 元的阈值电压的多个范围应该彼此隔开足够的余量(margin)，以便可以以明确的方式编程 和读取存储器单元的电平。推荐紧密的阈值电压分布。为了实现紧密的阈值电压分布，典 型地使用了小的编程步长，由此更慢地编程这些单元的阈值电压。所期望的阈值电压分布 越紧密，则步长越小，且编程处理越慢。 用于实现紧密的阈值电压分布而不会不合理地减慢编程处理的一个解决方案包 括使用两阶段的编程处理。第一阶段，粗略编程阶段，包括试图以更快的方式升高阈值电 压，而更少关注实现紧密的阈值电压分布。第二阶段，精细编程阶段，试图以较慢的方式升 高阈值电压，以便达到目标阈值电压，从而实现更紧密的阈值电压分布。可以在全部被引用 附于此的美国专利6643188中找到粗略/精细编程方法的一个例子。 图4和图5提供了粗略/精细编程方法的一个例子的更多细节。图4A和图5A描 绘了施加到控制栅极的编程脉冲Vpgm。图4B和图5B描绘了针对被编程的存储器单元的位 线电压。图4C和图5C描绘了被编程的存储器单元的阈值电压。图4和图5的例子描绘了 使用图中示为V^和V^的两个验证电平来将存储器单元编程到状态A。最终目标电平是 VvA2。当存储器单元的阈值电压达到VvA2时，将通过向对应于该存储器单元的位线施加禁止 电压来禁止对该存储器单元进一步编程。例如，可以将位线电压升高到V^ibit(见图4B和6图5B)。但是，当存储器单元达到接近于(但不低于)目标值V^的阈值电压时，通过向该 位线施加某个偏压，典型地类似于0. 3V到0. 8V，来减慢在随后的编程脉冲期间存储器单元 的阈值电压偏移。由于在接下来几个编程脉冲期间降低了阈值电压偏移率，因此，最终的阈 值电压分布可以比用图3所示的方法的更窄。为了实现该方法，使用低于VvA2的第二验证 电平。该第二验证电平在图4和5中描绘为V^。当该存储器单元的阈值电压大于V^但 仍然低于VvA2时，将通过施加位线偏压Vs而对随后的编程脉冲减少对存储器单元的阈值电 压偏移(图5B)。注意，在这种本文档来自技高网...
【技术保护点】
一种编程非易失性存储器的方法，包括：向一组非易失性存储元件施加一个或多个编程脉冲，以将该组的一个或多个存储元件编程到具体状态；在施加每个编程脉冲之后，通过向该组存储元件施加第一电压并将所述一个或多个存储元件的每个的位线电压与第一参考电势相比较，来验证将所述一个或多个存储元件编程到与该具体状态对应的中间验证电平；在施加每个编程脉冲之后，通过向该组存储元件施加第二电压并将所述一个或多个存储元件的每个的位线电压与第二参考电势相比较，来验证将所述一个或多个存储元件编程到与该具体状态对应的最终验证电平，所述第二参考电势补偿由于验证编程到中间验证电平而引起的所述一个或多个存储元件的每个的位线电压的降低。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：李世俊，
申请(专利权)人：桑迪士克公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。