集成电路内码字的安全存储制造技术

本发明专利技术公开了一种用于安全存储码字的集成电路（１０）。码字的值依赖于集成电路的至少一个晶体管（ＴＲＡ、ＴＲＢ、ＴＲＣ）的迁移率（μＡ、μＢ、μＣ）。本发明专利技术还公开了一种读取装置（１５）、一种用于确定来自集成电路（１０）的码字的值的方法、以及一种改变码字的值的方法。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及在集成电路内安全地存储码字，更具体地，涉及对集成电路的物理特性所限定的码字进行安全存储。
技术介绍
对于需要安全数据事务(如，访问允许、安全许可、金融、银行业务、以及如在机顶 盒以及对付费娱乐的其他形式的访问中使用的数字权限管理)的许多应用来说，码字的安 全存储是非常重要的。 例如，可以为用户提供存储有密码字的信用卡。可以将该密码字与信用请求一起发送至银行，该密码字向银行指示该信用请求确实来自于该特定信用卡。 美国专利6，836，430公开了一种具有用于存储二进制码字的多个晶体管的集成电路，所述二进制码字由所述集成电路的物理特性永久地固定。 然而，获得对这种码字的未经授权的访问的技术正变得越来越复杂。这样的技术 可能涉及从管芯的封装中提取管芯和使管芯的背面变薄，以获得对物理电路的紧密访问， 使得可以执行测量以确定密码字。
技术实现思路
因此，本专利技术的目的是改进现有技术。 根据本专利技术的第一方面，提供了一种集成电路(10 ;40)，包括存储码字的多个晶 体管，其特征在于，码字的值是由所述多个晶体管中的至少第一晶体管的迁移率确定的。 因此，尝试破开集成电路的封装以及使管芯的背面变薄将典型地导致密码字在被 发现之前遭到破坏。这是因为尝试破开集成电路的封装以及使管芯的背面变薄导致晶体管 内物理应力的变化，从而迫使晶体管的迁移率发生变化，从而改变(破坏)密码字的值。 此外，可以将晶体管布置在集成电路的管芯的预定位置，与所述管芯的其他区域 相比，所述预定位置对受到的物理应力尤为敏感。例如，可以选择管芯的边缘或角，这是由 于(如在尝试反向设计电路的过程中可能发生的)在将管芯从封装去除时或在紧握管芯 时，这些位置尤为可能受到物理应力。 所述多个晶体管可以形成在两个不同状态下稳定的(双稳态)电路，晶体管的迁 移率可以将所述双稳态向这两个状态之一偏置。因此，在将双稳态上电时双稳态稳定到的 状态可以用于确定码字。例如，如果双稳态具有稳定状态逻辑O和逻辑l，并且被其晶体管 的迁移率向逻辑1偏置，则该双稳态所存储的码字是逻辑1。 所述集成电路可以包括用于存储码字的多个双稳态，每个双稳态向其两个稳定状 态中具体一个稳定状态偏置。例如，如果集成电路具有两个双稳态， 一个双稳态向逻辑0偏 置而另一个双稳态向逻辑1偏置，则这两个双稳态所存储的码字是"01"。 术语码字的使用并不暗示码的具体格式，可以根据每个双稳态稳定到两个状态中 的哪个状态来限定其他码字。例如，如果两个具体的双稳态都稳定到稳定状态逻辑0，则码3字可以是字母数字字符的第一长序列，或者如果两个双稳态中一个稳定到稳定状态逻辑O 而这两个双稳态中的另一个稳定到稳定状态逻辑l，则码字可以是字母数字字符的第二长 序列。 集成电路的设计者典型地的设计工作局限于工艺技术(如可以提供给电路的和/ 或电路组件可承受的电流的最大级别)内。在设计者控制下的一个重要方面是晶体管的宽 长比(W/L)，典型地使用大于1的W/L比使得这些宽长比通常给出在快速切换能力与低电流 消耗之间的最佳折中。 然而，与一般设计实践相反，根据本专利技术的优选实施例，晶体管的W/L可以被设置 成小于1的值。这使得在晶体管保持在最大允许电流电平之内时可以硬导通(例如以高 VGS-VT值操作)晶体管，以增强晶体管之间迁移率差异对电路的影响。 显而易见，在其他实施例中还将使用大于1的W/L比的范围。 典型地，码字根据在晶体管的制造时自然出现的随机迁移率变化取随机值。备选 地，通过施加应力层以改变晶体管的迁移率可以在集成电路的制造期间将码字设置成预定 的值，从而设置期望的码字。例如，为了标识码字内的位置，或为了在复码字的连续读出过 程中同步，可以使用这些应力层来设置码字特定部分的值。 根据本专利技术的第二方面，提供了一种设备，包括根据第一方面的集成电路，以及 用于连接至所述集成电路和读取码字的读取器装置，所述读取器装置包括用于驱动集成电 路以确定码字的驱动器装置。 根据本专利技术的第三方面，提供了一种用于读取在根据第一方面的集成电路中存储 的码字的方法，该方法包括驱动集成电路，以根据集成电路的晶体管中至少一个晶体管的 迁移率来确定码字。 根据本专利技术的第四方面，提供了一种改变在根据第一方面的集成电路内存储的码 字的值的方法，该方法包括向集成电路的管芯施加物理应力，从而改变该管芯上晶体管的 迁移率，并从而改变码字的值。附图说明 现在将参考附图以示例的方式来描述本专利技术的实施例，附图中 图1示出了根据第一实施例的集成电路和读取器装置； 图2示出了根据第二实施例的集成电路中的电路的图示； 图3示出了具有应力层的晶体管的示意图，所述应力层修改晶体管内的应力； 图4示出了根据第三实施例的集成电路中的电路的图示； 图5示出了根据第三实施例的集成电路，所述集成电路包括图4所示电路中的四 个电路； 图6示出了根据第四实施例的集成电路中的电路的图示。 相同或相似的参考标记表示相同或相似的特征。附图并不是按比例绘制的。具体实施例方式现在将关联图1所示的设备12来描述本专利技术的第一实施例。设备12包括集成 电路10和读取器装置15。集成电路10包括具有三个晶体管TRA、TRB和TRC的电路，这三个晶体管具有相应的迁移率yA、 yB和iiC。如本领域技术人员将意识到的，由于掺杂原 子的位移的随机发生以及这些器件的沟道区域中的其他原子级缺陷，这些迁移率将彼此不 同。因此，迁移率yA、 iiB和yC存储随机码字，在制造电路时不知道所述随机码字的值。 读取器装置15包括用于从集成电路10读取码字的驱动器电路DRV，所述驱动器电 路DRV包括测量电路MSR和三个比较器电路CAB、CBC、和CAC。晶体管TRA、TRB和TRC的栅 极和漏极端子连接至驱动器电路DRV，这些晶体管的源极端子连接至地电势GND。 在使用中，驱动器电路DRV首先向晶体管的栅极施加控制信号CS。晶体管具有 2.5V的阈值电压(VT)，控制信号CS具有5V的电压。因此，栅极-源极电压(VGS)是5V， VGS-VT是2.5V，从而使晶体管完全(硬)导通。此时流经晶体管的电流IA、 IB和IC的电 平将分别依赖于迁移率P A、 ii B和ii C的级别。 接下来，驱动器电路使用测量电路MSR来测量电流IA、 IB和IC的电平，并使用比 较器CAB、 CBC和CAC根据电流电平来确定码字。因此，利用晶体管TRA、 TRB和TRC的迁移 率ii A、 ii B和ii C来确定码字的值。 未经授权尝试获得对晶体管TRA、TRB和TRC的紧密物理访问有可能改变作用在晶 体管TRA、TRB和TRC上的物理应力，从而使得迁移率y A、 y B和y C改变，并且从而在可以 对晶体管进行直接测量之前破坏码字。 在第一实施例中，通过将电流IA、 IB和IC彼此相比较来确定码字。更具体地，三 个比较器CAB、CBC和CAC分别将IA与IB相比较、将IA与IC相比较、以及将IB与IC相比 较。根据两个所比较的电流中哪个电流是最高的，每个比较器的输出是逻辑1或逻辑0。因 此，码字由三个逻辑位构成，每个逻辑位针对一个比较器的输出。 当然，本领域技术人员可以容易地想到由三个电流IA、IB和IC的本文档来自技高网...

【技术保护点】
一种集成电路（１０；４０），包括存储码字的多个晶体管（ＴＲＡ、ＴＲＢ、ＴＲＣ；ＴＲ１１、ＴＲ１２、ＴＲ１３、ＴＲ１４、ＴＲ１５、ＴＲ１６），其特征在于，码字的值是由所述多个晶体管中的至少第一晶体管（ＴＲＡ；ＴＲ１３）的迁移率（μＡ、μＢ、μＣ；μ１１、μ１２）确定的。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：马塞尔佩尔戈姆，马尔腾韦尔特雷格特，汉斯保罗图因侯特，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]