USB3.0总线与高速智能统一总线的直接接口方法技术

技术编号:5370981 阅读:583 留言:0更新日期:2012-04-11 18:40
本发明专利技术公开了一种USB3.0总线与高速智能统一总线的直接接口方法,用于解决现有的USB3.0总线与其他总线互联速率低的技术问题。技术方案是通过设计USB3.0控制器实现对USB3.0标准的解析,正确完整的接收USB3.0总线上的有效数据,通过高速收发器SerDes利用光纤通道实现对智能总线数据的高速收发;通过高速缓冲存储器实现双向数据的缓冲存储;通过时钟控制模块实现不同速率总线的时钟切换,实现了两种总线数据的高速可靠有效传输。

【技术实现步骤摘要】

本专利技术涉及一种总线接口方法,特别涉及一种USB3.0总线与高速智能统一总线 的直接接口方法。
技术介绍
USB 接口技术在经过了 USB1.0 版、USB1.1 版、USB2.0 版后,2008 年 USB3.0 组织发布了 USB3.0正式标准白皮书。USB3.0版在以往几个版本的基础上,提出了更为 先进的标准和更为广泛的应用领域。USB3.0技术的目标是采用与现有USB相同的架构 设计实现比目前的USB2.0接口快10倍以上的传输速度(其传输速率可达5Gbps),并兼 具传统USB技术的易用性和即插即用功能。新标准对USB3.0规格进行优化以实现更低 的能耗和更高的协议效率,并能支持铜和光纤两种线缆。使用光纤连接的速度可以达到 USB2.0的20倍甚至30倍,其应用领域包括个人计算机、消费及移动类产品的快速同步 即时传输。随着航空电子系统的发展,系统的集成规模越来越大,各子系统的分工协作集 中体现在总线接口通信和功能运算上,从而要求海量传感器信息、图像信息能够通过高 速智能统一总线实现信息的高速共享,则迫切要求USB3.0总线与万兆位的高速智能统一 总线能够实现信息共享,而目前USB3.0总线本身无法直接与高速统一智能总线相连接。公开发表的文献中,没有文献对USB3.0总线与其他总线形式的接口转换方法进 行研究。根据USB协议,USB3.0设备可以后向兼容USB1.0、USB1.1和USB2.0标准, 虽然可以将USB3.0协议的数据流转换成USB2.0标准,再通过USB2.0总线与其他总线形 式的接口间接实现USB3.0接口的转换,但是这样USB3.0传输速度的优势将大大削弱, 而且数据周转次数的增多必定降低传输的可靠性和完整性;若强制性统一传输介质,将 会导致信号的信噪比的衰弱,恶化信息的共享。
技术实现思路
为了克服现有的USB3.0总线与其他总线传输速率低的不足,本专利技术提出了 一种USB3.0总线与高速智能统一总线的直接接口方法,通过设计USB3.0控制器实现 对USB3.0标准的解析,正确完整的接收USB3.0总线上的有效数据,通过高速收发器 SerDes利用光纤通道实现对智能总线数据的高速收发;通过高速缓冲存储器实现双向数 据的缓冲存储;通过时钟控制模块实现不同速率总线的时钟切换,可以实现两种总线数 据的高速可靠有效传输。本专利技术解决其技术问题所采用的技术方案一种USB3.0总线与高速智能统一总 线的直接接口方法,其特点是包括以下步骤(a)以存储转发机制为基础,通过缓冲区的读写时钟切换实现两种不同传输速率 总线的互联。在高速逻辑阵列内部开辟收发缓存,根据数据来源自动切换收发缓存的读 写时钟;通过设置不同优先级对USB 3.0和高速智能总线资源进行管理,规定从总线接收数据的优先级高于写数据的优先级,当USB3.0总线有数据到达时,总线调度器中状 态寄存器USB3.0标志位置位,屏蔽对该端总线的发送数据请求;此时,从高速收发器 SerDes接收到的数据将全部存入USB3.0发送缓冲区,USB3.0总线空闲,标志位清零。 反之亦然。从而有效避免了总线冲突和数据丢失现象的发生。(b)USB3.0单元向智能总线发送时,通过智能总线编码单元将本部件地址及待 发送的信号按照总线编码规则进行编码,然后在低频同步信号控制下将发送信息送入双 向存贮器等待发送;接收到向总线发送指令后通过选择开关关闭低频同步信号而开通高 频同步信号,通过数据并转串及控制向智能总线发送地址和信号。(c)USB3.0单元通过高速逻辑阵列连续自动接收并判断来自智能总线的允许发 送信号和来至其它单元的地址信号,以判定向总线发送信号或者从总线读取USB3.0所需 的信息;若向总线发送信号,则按照(b)的流程发送;若需要读取总线信号,则在总线 同步信号控制下写入双向存贮器,保存所需总线信号;接收完后,通过选择开关关闭总 线同步信号而开通低频同步信号,将读取的总线信号送入智能解码单元进行解码,存贮 数据以备使用。(d)设计帧格式实现总线ID识别、数据路由、屏蔽接收。(e)采用大容量双端口高速存储器以避免高速智能总线向USB3.0总线传输数据 量大数据丢失的情况,并实现对存储器的读写双工操作;高速逻辑阵列内部模块采用并 行块、流水线设计,使得USB3.0总线与智能总线的数据传输的延时最小化。本专利技术的有益效果是实现了 USB3.0总线与智能总线的接口,通过智能总线接 口可以实现USB3.0总线与其他总线形式的有效可靠互联;采用时钟切换和数据接收发送 的优先级设置,并充分利用了高速逻辑阵列并行性可重构性的特点,实现了低速USB3.0 总线和高速智能总线的双向数据交互,提高了 USB3.0总线的数据传输速度;只是在与总 线相接的存贮单元、并转串、选择开关和高速逻辑阵列使用甚高频器件,而其余部分只 需要能满足本单元要求的器件即可,从而降低了对接口硬件性能的要求,增加了数据传 输的可靠度,并且降低了成本。下面结合附图和实施例对本专利技术作详细说明。附图说明图1是本专利技术USB3.0总线与高速智能统一总线的直接接口方法接口图。图2是本专利技术总线仲裁机构通信控制图。图3是本专利技术双端总线双向通信的状态机原理图。图4是本专利技术USB3.0数据发送流程图。图5是本专利技术USB3.0数据接收流程图。图6是本专利技术智能总线数据帧格式图。具体实施方式参照图1 6,详细说明本专利技术。本专利技术为一种USB3.0总线与智能总线的接口方法,实现了 USB3.0设备通过高 速智能总线进行高速光纤发送和高速光纤数据基于USB3.0总线进行数据接收。本专利技术的硬件结构包括USB3.0总线控制器、智能总线控制器、中央总线仲裁控制器和高速大容量 存储器。本实施例中两种总线的调度和接口控制主要在高速逻辑阵列FPGA中完成, FPGA采用美国Altera公司的Cyclone系列的EP1C12芯片。该芯片密集度达12060个LE 单元,完全能够满足图像处理算法和系统逻辑控制的需要;169个用户可用I/O端口满足 系统实现图像采集和存储的多个芯片连接要求。USB3.0协议解码与数据帧封装采用NEC 公司的UPD720200芯片,该芯片为全球首颗USB3.0主控芯片;高速收发器SerDes采用 BCM8152,可达到万兆位的数据收发速度;高速双口 RAM采用型号为IDT70V3079的芯 片,其读写速度最快可达到4ns。FPGA主要进行数据的双向缓冲和调度、总线仲裁和时 钟切换的工作,以实现两种总线的双工通信,最大化利用总线的通信能力并避免数据的 丢失。USB3.0总线的传输速率低于高速智能总线,从USB3.0发送的数据,首先在 高速缓冲区中缓存,当缓冲到一定量时,总线调度器向高速智能总线发送请求数据发送 信号,并分配发送数据的时间片,同时控制时钟切换模块切换存储器同步时钟;此时, 高速智能总线控制器发出读缓冲区信号,并对从缓冲区读取的信号以智能总线数据帧编 码,编码后数据帧投递到高速收发器SerDes的发送缓存,并在时钟沿到来时高速发送出 去。经光纤通道传入高速收发器SerDes的数据,同样在智能总线接收缓冲区中缓存, 总线调度器检测到有数据到达时进行总线仲裁,当USB3.0总线空闲时立即向其发送请求本文档来自技高网
...

【技术保护点】
一种USB3.0总线与高速智能统一总线的直接接口方法,其特征在于包括以下步骤:(a)以存储转发机制为基础,通过缓冲区的读写时钟切换实现两种不同传输速率总线的互联;在高速逻辑阵列内部开辟收发缓存,根据数据来源自动切换收发缓存的读写时钟;通过设置不同优先级对USB3.0和高速智能总线资源进行管理,规定从总线接收数据的优先级高于写数据的优先级,当USB3.0总线有数据到达时,总线调度器中状态寄存器USB3.0标志位置位,屏蔽对该端总线的发送数据请求;此时,从高速收发器SerDes接收到的数据将全部存入USB3.0发送缓冲区,USB3.0总线空闲,标志位清零;反之亦然;从而有效避免了总线冲突和数据丢失现象的发生;(b)USB3.0单元向智能总线发送时,通过智能总线编码单元将本部件地址及待发送的信号按照总线编码规则进行编码,然后在低频同步信号控制下将发送信息送入双向存贮器等待发送;接收到向总线发送指令后通过选择开关关闭低频同步信号而开通高频同步信号,通过数据并转串及控制向智能总线发送地址和信号;(c)USB3.0单元通过高速逻辑阵列连续自动接收并判断来自智能总线的允许发送信号和来至其它单元的地址信号,以判定向总线发送信号或者从总线读取USB3.0所需的信息;若向总线发送信号,则按照(b)的流程发送;若需要读取总线信号,则在总线同步信号控制下写入双向存贮器,保存所需总线信号;接收完后,通过选择开关关闭总线同步信号而开通低频同步信号,将读取的总线信号送入智能解码单元进行解码,存贮数据以备使用;(d)设计帧格式实现总线ID识别、数据路由、屏蔽接收;(e)采用大容量双端口高速存储器以避免高速智能总线向USB3.0总线传输数据量大数据丢失的情况,并实现对存储器的读写双工操作;高速逻辑阵列内部模块采用并行块、流水线设计,使得USB3.0总线与智能总线的数据传输的延时最小化。...

【技术特征摘要】

【专利技术属性】
技术研发人员:史忠科王闯贺莹
申请(专利权)人:西北工业大学
类型:发明
国别省市:87[中国|西安]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1