一种时钟切换方法及时钟切换装置制造方法及图纸

本发明专利技术公开了一种时钟切换方法及时钟切换装置，首先，对时钟选择信号进行处理，生成第一时钟选择信号和第二时钟选择信号；其中，当时钟选择信号从选通ｃｌｋ１的状态跳变到选通ｃｌｋ２的状态时，第一时钟选择信号在保持选通ｃｌｋ１的状态至少一个ｃｌｋ１脉冲时进行跳变；第二时钟选择信号在所述第一时钟选择信号跳变后，保持当前阻断ｃｌｋ２的状态至少两个ｃｌｋ２脉冲时进行跳变；其次，将所述第一、第二时钟选择信号作为门控使能信号，分别对ｃｌｋ１、ｃｌｋ２进行门控处理；然后，将门控处理后生成的信号进行组合输出。本发明专利技术无论时钟选择信号在任何时刻发生变化，都不会引起输出时钟出现毛刺，可以实现任何频率时钟之间的平滑切换。

【技术实现步骤摘要】

本专利技术属于时钟信号处理
，具体地说，是涉及一种时钟信号的切换方 法以及时钟切换装置。
技术介绍
在数字视频处理芯片中，根据应用场合的需要，经常要实现输入时钟的切换。 比如某个视频处理芯片有两个输入时钟dkl、clk2,当输入到视频处理芯片的视频流在 低分辨率时，要求芯片的工作时钟是clkl ；当输入到视频处理芯片的视频流工作在高分 辨率时，则要求芯片的工作时钟为clk2。两个输入时钟dkl、Clk2的切换时间对这个视频处理芯片来说是完全未知的，如 果不做专门处理，而直接采用一个选择器选择其中一路时钟信号输出，可能会使此视频 处理芯片的电路发生未知的问题，从而导致电路的崩溃或者逻辑上的混乱。举例说明 一般的时钟切换电路不会考虑毛刺和亚稳态问题，它只是通过一个简单的二选一切换芯 片来对两路时钟信号clkl、dk2进行切换，其逻辑电路参见图1所示。对应的逻辑公式 为elk—out = (elk—sel or elk—1)and( elk—sel or elk—2) (1)其中，elk—sel 为时钟选 择信号； elk—sel为dk—sel的反向信号。由公式(1)可见，在时钟选择信号dk—sel为 0时， dk—sel为1。根据逻辑或门的特性，或门Orl的输出为dk—1，或门0r2的输出 为1，即Orl对dk—1是“畅通的” ；0r2对dk—2是“阻塞的”。由此一来，通过与门 And输出的时钟信号elk—out即为elk—1。在实际的工程应用中，如果elk—sel在电路运行中动态变化，上述电路如果不做 特殊处理，在切换输出的时钟信号elk—out上就会产生毛刺或者出现不确定状态，如图2 所示的时钟波形。其中，箭头所指的脉冲即为切换过程中所产生的毛刺。若将该时钟信 号直接输入到视频处理芯片中，则会对系统运行的稳定性造成不利影响。为了实现系统的稳定运行，就需要采取一定的措施来实现时钟信号的平滑切 换，从而使得切换后输出的时钟信号没有毛刺，没有亚稳态问题。为此，业界提出了一 些解决该类问题的方法，比如公告号为CN2872451Y、CN100587652C、CN101299159B 的专利申请。虽然在解决毛刺和亚稳态问题上都起到了一定的作用，但是各有其自身的 缺陷。比如中国技术CN2872451Y公开了一种新型时钟动态切换电路，虽然在一定 程度上解决了亚稳态问题，但是当快慢时钟频率相差较大时，难以避免门控输出叠加产 生毛刺现象。专利技术专利CN100587652C公开了一种时钟切换方法以及时钟切换装置，步 骤多、操作复杂，而且必须事先知道要切换的两路时钟信号中，哪路时钟比较快，哪路 时钟比较慢，快慢时钟信号必须输入到特定的端口上，才能实现时钟信号的平滑切换， 因此实际应用情况并不理想。中国专利技术专利CN101299159B公开了一种时钟切换电路， 采用两个D触发器以及复位产生电路、或门和与非门等来解决亚稳态和输出毛刺问题。 经过逻辑仿真我们发现当时钟选择信号dk—sel在dkl或者dk2上升沿附近变化时，该专利技术对亚稳态的处理不够完善，容易导致逻辑的混乱。基于此，如何设计一种能够实现任意频率时钟之间的平滑切换，以彻底规避亚 稳态和毛刺问题，是本专利技术所要解决的一项主要问题。
技术实现思路
本专利技术的目的之一在于提供一种时钟切换方法，用于根据时钟选择信号进行第 一时钟信号clkl和第二时钟信号dk2的切换，包括以下步骤a、对所述时钟选择信号进行处理，生成第一时钟选择信号和第二时钟选择信 号；其中，当所述时钟选择信号从选通Clkl的状态跳变到选通Clk2的状态时，第一时钟 选择信号在保持选通clkl的状态至少一个clkl脉冲时进行跳变；第二时钟选择信号在所 述第一时钟选择信号跳变后，保持当前阻断clk2的状态至少两个dk2脉冲时进行跳变；b、将所述第一、第二时钟选择信号作为门控使能信号，分别对clkl、Clk2进行 门控处理；C、将门控处理后生成的信号进行组合输出。为了进一步消除毛刺，在所述步骤b中，当所述第一、第二时钟选择信号阻断 clkl或dk2输出时，优选经门控处理后生成高电平1。为了实现该目的，可以将所述第 一、第二时钟选择信号分别与所述的clkl、dk2进行逻辑“或”操作，在第一或第二时 钟选择信号为高电平1时，通过“或”操作输出高电平1，以阻断clkl或dk2的输出。再进一步的，在所述步骤C中，对门控处理后生成的信号进行逻辑“与”操作， 以实现信号的组合输出。作为形成所述第一、第二时钟选择信号的一种具体处理方式，在所述步骤a中， 对所述时钟选择信号在第一时钟域进行至少一次同步处理后，生成所述的第一时钟选择 信号；对所述第一时钟选择信号在第二时钟域进行至少两次同步处理后，进行取反操 作，进而生成所述的第二时钟选择信号。优选的，对所述时钟选择信号在第一时钟域进行两次同步处理后，生成所述的 第一时钟选择信号；对所述第一时钟选择信号在第二时钟域进行三次同步处理后，进行 取反操作，进而生成所述的第二时钟选择信号。本专利技术的目的之二在于提供一种时钟切换装置，同样用于根据时钟选择信号进 行第一时钟信号clkl和第二时钟信号dk2的切换，包括四组D触发器、第一时钟门控处 理模块、第二时钟门控处理模块和组合处理模块；其中，第一组D触发器的数据端接收所述的时钟选择信号，时钟端接收dkl，输出端 输出第一时钟选择信号；第二组D触发器的数据端接收所述的第一时钟选择信号，时钟端接收dk2，输 出端连接第三组D触发器的反相复位端；第三组D触发器的数据端接收所述的时钟选择信号，时钟端接收dk2，输出端 通过反相器输出第二时钟选择信号；第四组D触发器的数据端接收所述的第二时钟选择信号，时钟端接收dkl，输 出端连接第一组D触发器的反相置位端；第一时钟门控处理模块，接收所述第一时钟选择信号，并作为门控使能信号，对所述Clkl进行门控处理；第二时钟门控处理模块，接收所述第二时钟选择信号，并作为门控使能信号， 对所述clk2进行门控处理；组合处理模块，将门控处理后生成的信号进行组合输出。采用上述的四组D触发器对时钟选择信号进行处理，以生成用于控制dkl、clk2 选通输出的门控使能信号，即第一时钟选择信号和第二时钟选择信号，进而可以达到去 除毛刺和亚稳态的设计目的。具体来讲，当所述时钟选择信号从选通dkl的状态跳变 到选通dk2的状态时，利用所述第一组D触发器，可以使第一时钟选择信号在保持选通 clkl的状态至少经历一个dkl脉冲时进行跳变；利用第二、第三组D触发器，可以使第 二时钟选择信号在所述第一时钟选择信号跳变后，保持当前阻断dk2的状态至少经历两 个dk2脉冲时进行跳变；反之亦然，即当所述时钟选择信号从选通dk2的状态跳变到选 通clkl的状态时，利用所述第三组D触发器，可以使第二时钟选择信号在保持选通clk2 的状态至少经历一个clk2脉冲时进行跳变；利用第一、第四组D触发器，可以使第一 时钟选择信号在所述第二时钟选择信号跳变后，保持当前阻断clkl的状态至少经历两个 clkl脉冲时进行跳变。进一步的，所述第一时钟门控处理模块为或门，接收所述的第一时钟选择信号 和dkl;所述第二时钟门控处理模块也为或门，接收所述的第二时钟本文档来自技高网...

【技术保护点】
一种时钟切换方法，用于根据时钟选择信号进行第一时钟信号ｃｌｋ１和第二时钟信号ｃｌｋ２的切换，包括以下步骤：ａ、对所述时钟选择信号进行处理，生成第一时钟选择信号和第二时钟选择信号；其中，当所述时钟选择信号从选通ｃｌｋ１的状态跳变到选通ｃｌｋ２的状态时，第一时钟选择信号在保持选通ｃｌｋｌ的状态至少一个ｃｌｋｌ脉冲时进行跳变；第二时钟选择信号在所述第一时钟选择信号跳变后，保持当前阻断ｃｌｋ２的状态至少两个ｃｌｋ２脉冲时进行跳变；ｂ、将所述第一、第二时钟选择信号作为门控使能信号，分别对ｃｌｋ１、ｃｌｋ２进行门控处理；ｃ、将门控处理后生成的信号进行组合输出。

【技术特征摘要】

【专利技术属性】
技术研发人员：聂中平，
申请(专利权)人：青岛海信信芯科技有限公司，
类型：发明
国别省市：95