本实用新型专利技术涉及一种硬件接口装置，提供一种成本低、功耗小、速度快、ＵＳＢ设备应用脱离ＰＣ领域的基于ＡＲＭ微处理器的ＵＳＢ接口硬件装置，包括ＡＲＭ微处理器、ＬＤ０稳压电源、复位电路、ＦＬＡＳＨ存储电路、ＪＴＡＧ测试口电路、键盘接口电路、ＬＥＤ显示电路、ＳＤＲＡＭ存储电路、ＲＳ２３２串行接口电路、Ｉ／Ｏ输入输出电路、ＵＳＢ主机芯片，所述ＡＲＭ微处理器输入连接于ＬＤ０稳压电源，输出与ＬＥＤ显示电路连接，并分别与复位电路、ＦＬＡＳＨ存储电路、ＪＴＡＧ测试口电路、键盘接口电路、ＬＥＤ显示电路、ＳＤＲＡＭ存储电路、ＲＳ２３２串行接口电路、Ｉ／Ｏ输入输出电路、ＵＳＢ主机芯片实现连接，实现双向信号传输。（*该技术在2020年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及一种硬件接口装置，特别涉及一种基于ARM微处理器的USB接 口硬件装置。
技术介绍
目前，越来越多的嵌入式产品都具有USB接口功能，但实际指的是下位机的功 能，不具备主动识别USB设备，更不能对其进行控制和读写等操作。如今的接口上使用 的绝大多数仍然基于PC实现，一般都使用并口或串口与计算机连接，其中有些接口是由 IBM在20世纪80年到初设计的，使用了很多年，物理层的协议己经非常成熟。但是， 随着计算机技术的飞速发展，这些接口已经无法满足PC系统与外部设备之间不断提高的 速度以及稳定性、易用性等要求，并且给PC系统的设计者带来了越来越多的麻烦，也给 使用者带来诸多不便。这一现象，大大限制了计算机的发展。这些传统的接口协议一般 只是针对其物理层做了定义和约束，而对于设备和PC间具体的通信行为和自身的拓扑结 构则基本上没有设计。
技术实现思路
本技术的目的是提供一种成本低、功耗小、速度快、USB设备的应用脱离 PC领域的基于ARM微处理器的USB接口硬件装置。本技术所采用的技术方案是这样的一种基于ARM微处理器的USB接口 硬件装置，包括ARM微处理器，LDO稳压电源、复位电路、FLASH存储电路、JTAG测 试口电路、键盘接口电路、LED显示电路、SDRAM存储电路、RS232串行接口电路、 I/O输入输出电路、USB主机芯片，所述ARM微处理器输入连接于LDO稳压电源，输出 与LED显示电路连接，并分别与复位电路、FLASH存储电路、JTAG测试口电路、键盘 接口电路、LED显示电路、SDRAM存储电路、RS232串行接口电路、I/O输入输出电 路、USB主机芯片双向连接，实现双向信号传输。进一步一种基于ARM微处理器的USB接口硬件装置，所述FLASH存储电路 采用39vF160作为程序存储器。进-步:所述ARM微处理器以S3C4510B芯片作为主CPU。进-步:所述USB主机芯片为ISPI161AI芯片。进-步:所述ARM微处理器双向连接一晶振电路，所述晶振电路为有源晶振电略。通过采用前述技术方案，本技术的有益效果是该种基于ARM微处理器的USB接口硬件装置，使用S3C4510B芯片作为主CPU，使用ISP1161芯片作为主机控制 器芯片，构建了 USB主机系统，使USB设备的应用脱离了 PC领域，具有成本低、功耗 小、速度快的特点。附图说明图1是本技术实施例硬件系统原理图；图2是本技术实施例ARM微处理器S3C4510B结构框图；图3是本技术实施例主机芯片ISP1161同时用作USB主机和设备结构框 图；图4是本技术实施例ARM微处理器S3C4510B与主机芯片ISPl 161接口电 路图；图5是本技术实施例RS232串行接口电路图；图6是本技术实施例主机芯片ISPl 161传输流程图。具体实施方式以下结合附图和具体实施方式来进一步说明本技术。参考图1，一种基于ARM微处理器的USB接口硬件装置，包括ARM微处理器 S3C4510B, LDO稳压电源、晶振复位电路、FLASH存储电路、JTAG测试口电路、键 盘接口电路、LED显示电路、SDRAM存储电路、RS232串行接口电路、I/O输入输出 电路、USB主机芯片，所述ARM微处理器S3C4510B输入连接LDO稳压电源，输出与 LED显示电路连接，并分别与复位电路、FLASH存储电路、JTAG测试口电路、键盘接 口电路、LED显示电路、SDRAM存储电路、RS232串行接口电路、I/O输入输出电路、 USB主机芯片ISP1161连接，实现双向信号传输。所述LDO稳压电源输入电压为高质量 的5V的直流稳压电源；所述晶振电路用于向CPU及其他电路提供工作时钟。在该系统 中，S3C4510B使用有源晶振；所述作为一种非易失性存储器，所述FLASH存储电路在 系统中通常用于存放程序代码，常量表，以及在系统掉电后需要保存的数据。本系统中 采用STS公司的39vF160作为程序存储器，该FLAHS容量为16Mb，在系统中其数据总 线宽度为16位，可提供M2字节的程序存储空间，完全满足系统需求；FLASH存储电路 在本系统中采用内部JTAG由CP复位方式；与Flash存储器相比，SDARM不具有掉电数 据保持的特性，但其存取速度大大高于Flash存储器，且具有读写的属性，因此SDRAM 在系统主要用作程序的运行空间、数据及堆栈区。如图5系统提供与CP通过RS232串行口通信的功能，因为RS232电平标准与系 统的TTL电平无法兼容，故需加入电平转换电路。图2为S3C4510B微处理器，此微处理器组成高效、实时处理、功能全面、操 作简单的嵌入式USB主控制器系统。数据总线可以是8位(字节)、16位(半字)、 32位(字)，地址总线最大为32位。可以支持多种存储器的访问ROM、SRAM、 FLASHROM、DRAM、SDRAM,并且采用I/O与存储器统一编址，S3C4510B内部集成 了 8K快速静态RAM、以太网网络控制器、HDLC控制器、I2C接口、通用DMA接口、 两个异步串行口、16个可编程的I/O 口、两个32位的定时器.并具有4个外部中断。S3C4510B是基于以太网应用系统的高性价比16/32位RISC微控制器，内含一 个由ARM公司设计的16/32位ARM7TDMI RISC处理器核，ARM7TDMI为低功耗、高 性能的16/32核，适合用于对价格及功耗敏感的应用场合；除了 ARM7TDMI核以外， S3C4510B比较重要的片内外围功能模块包括2个带缓冲描述符的HDLC通道，2个UART通道，2个GDMA通道，2个32位定时器，18个可编程的I/O 口；片内的逻辑控 制电路包括中断控制器，DRAM/SDRAM控制器，ROM/SRAM和FLASH控制器，系 统管理器，一个内部32位系统总线仲裁器，一个外部存储器控制器；S3C4510B共有208只引脚，采用QFP封装。主要包括电源和接地引脚有近50 根，地址总线、数据总线和通用I/O 口，以及其他的专用模块如HDLC、UART、IIC> MAC等的接口。总之，S3C4510B的引脚主要分为三类，即输入(I)、输出(O)、输 入/输出(I/O)。参考图3、主机芯片ISP1161A1是一个单片通用串行总线(USB)主机控制器 (HC)和设备控制器(DC)，两个USB控制器——HC和DC，共用一个微处理器总线接 口。它们有相同的数据总线，但I/O地址不同。它们也有各自的中断请求输出管脚和独 立的DMA通道，DMA通道含有各自的DMA请求输出管脚和DMA应答输入管脚。这 就使微处理器在应用中可以同时对USB HC和USB DC进行控制；ISPl 161为USB HC提 供两个下行端口，为USB DC提供一个上行端口。每一个下行端口都有一个过流(OC)检 测输入管脚和电源转换控制输出管脚。上行端口也有一个VBUS检测输入管脚。另外， ISP1161还分别为USB HC和USB DC提供单独的唤醒输入管脚和挂起状态输出管脚，这 就使电源管理起来很灵活。HC的下行端口可与任意一个符合USB规范并含有USB上行 端口的USB器件和US本文档来自技高网...
【技术保护点】
一种基于ＡＲＭ微处理器的ＵＳＢ接口硬件装置，其特征在于：包括ＡＲＭ微处理器、ＬＤ０稳压电源、复位电路、ＦＬＡＳＨ存储电路、ＪＴＡＧ测试口电路、键盘接口电路、ＬＥＤ显示电路、ＳＤＲＡＭ存储电路、ＲＳ２３２串行接口电路、Ｉ／Ｏ输入输出电路、ＵＳＢ主机芯片，所述ＡＲＭ微处理器输入连接于ＬＤ０稳压电源，输出与ＬＥＤ显示电路连接，并分别与复位电路、ＦＬＡＳＨ存储电路、ＪＴＡＧ测试口电路、键盘接口电路、ＬＥＤ显示电路、ＳＤＲＡＭ存储电路、ＲＳ２３２串行接口电路、Ｉ／Ｏ输入输出电路、ＵＳＢ主机芯片连接，实现双向信号传输。
【技术特征摘要】
【专利技术属性】
技术研发人员：李彬斌，
申请(专利权)人：李彬斌，
类型：实用新型
国别省市：35[中国|福建]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。