用于远程缓冲测试通道的方法和装置制造方法及图纸

提供了一种使得泄漏电流测量或参数测试可用设置在通道线路中的隔离缓冲器来执行的系统，多个这种隔离缓冲器被用来将单个信号通道连接到多个线路。通过设置在每一个缓冲器的输入和输出之间的缓冲器旁路元件，诸如电阻器或传输门，来提供泄流电流测量。通过使用ＴＤＲ测量来基于通过缓冲器旁路元件的反射脉冲确定缓冲器延迟，缓冲器旁路元件可被用来校准消除测试系统中的缓冲器延迟。通过比较测量缓冲和非缓冲通道线路或者通过测量具有已知延迟的设备，同样可校准消除缓冲器延迟。

【技术实现步骤摘要】

本专利技术一般地涉及通过隔离缓冲器将信号分配到多个线路以避免信号退化，本发 明尤其涉及用于通过诸缓冲器将晶片测试系统的单个测试信号通道连接到多个测试探针， 以使测试晶片上的集成电路(IC)得以测试。
技术介绍
如图1所示，将一信号扇出到多个传输线路在很多情况下需要信号以相等的相移 到达多个目的地。例如为了扇出一时钟信号，时钟树被用来分发时钟信号以使得到达多个 线路的诸信号是同步的，或者在线路目的地上无相位差地被分发。通常为了保证没有相位 差，多条传输线路被设置成具有相同长度。然而在一些情况中，路由多条线路以使得所有线 路都有相同长度是不可能的。进一步地，多条线路之一上可发生故障或线路退化，这可产生 引起其它线路上信号干扰和显著衰减的返回信号。如图2所示，可在多条传输线路的每一路径中设置隔离缓冲器以减少故障的影 响。不幸的是，隔离缓冲器电路不仅会将延迟加入信号，通常也会引入到达延迟不确定性， 或者实际上在多条传输线路的目的地产生相位差。电路结构变化和温度变化是从一个缓冲 电路到另一个缓冲电路的延迟变化的起因，这对同步电路来说是个问题。尽管时钟树提供了信号应当被同步分发的一个例子，但如果可以维持相等的相位 延迟则会便于在其它系统中提供这样的分发。图3示出这种系统——用于测试半导体晶片 上的IC的测试系统——的简化框图。该测试系统包括由测试控制器4构成的测试器2，其中 该测试控制器4由通信电缆6连接到测试头8。该测试系统进一步包括由用于安装被测试晶 片14的工作台12构成的探测器10，该工作台12移动成与探针卡18上的诸探针16接触， 其中这些探针16是，例如，弹性弹簧探针、弹簧引脚、眼镜蛇形探针(cobra type probe)、导 电突点、或用于接触集成电路的本领域所公知的其它形式探针。相机20和22被示为附加 到探测器10和测试头8，以使得诸探针16与晶片14上形成的IC的触点能精确对准。在测试系统中，测试数据由测试控制器4产生并通过通信电缆6传输到测试头8。 然后从晶片上的IC提供的测试结果被测试头8接收并且传输给测试控制器4。测试头8包 含一组测试器通道。通常从测试控制器4提供的测试数据被分到通过电缆6提供并在测试 头8中分开的各个测试器通道，从而每个通道都贯穿到诸探针16中的一个单独探针。来自 测试头8的诸通道通过电连接M被链接到诸探针16。在大部分情况下诸探针16的每一个都接触被测试晶片14的IC上的单个输入/ 输出(I/O)端子或焊盘。然后每个测试器通道可将测试信号传送到IC输入或者监视IC输 出信号，以确定IC是否响应其输入信号如所期望的那样运行。图4详细示出每个测试器通 道在何处被连接到单个探针。在图4中，两个信号通道传输线路31和32被示为设置成两 个单独的探针Iei和1 接触晶片14上两个单独的IC 37i和372上的焊盘。通道传输线路 31和32中的每一个由相应驱动器34和35驱动，该驱动器34和35通常位于测试控制器 4中。来自通道传输线路31和32的测试数据通过探针卡18被分发到单独的探针161和162。一旦测试完成，晶片就被分割成单独的1037^31。因为通常有比可用测试通道更多的I/O焊盘，所以测试器一次只可以测试晶片上 的一部分IC。因此，支承晶片的“探测器”必须多次将晶片重新定位到探针下面从而能测试 所有IC。如果不需要重新定位晶片就能同时接触并测试晶片上的所有IC，则由于节省了测 试时间并防止因多次与测试系统接触而可能引起的晶片损坏而是有利的。减少不需重新定位晶片就测试整个晶片所需要的测试通道数目的一种方法是将 单个测试通道分发或扇出到多条线路，如图1中一般性所示，从而可能允许同一测试器通 道将诸信号提供给晶片上大量IC的I/O焊盘。尽管可扇出一个通道，但在扇出时从一 DUT(测试中设备)提供的测试结果中所识别的故障可能会错误地出现在另一DUT的测试结 果中。例如，被短路到地的一 DUT上的接触焊盘中的故障会把第二个DUT上的接触焊盘短 路到地，从而导致该另一个DUT被错误地测试为损坏。此外，线路之一上的开路电路故障会 致使连接到这一线路的晶片无法测试。线路上的开路或短路都会严重衰减从同一通道提供 给供其它DUT使用的其它线路的测试信号。防止位于或靠近任何I/O焊盘的故障严重衰减经过互连系统的测试信号的一 种方法是在诸探针和通道线路分支点之间放置隔离电阻器。隔离电阻器防止在一个DUT 上的短路到地将另一 DUT拉到地，并同样显著减小因线路上的开路所引起的衰减。题为 "Closed-Grid Bus Architecture For Wafer Interconnect Structure (用于晶片互连结 构的闭合网格总线架构)”的美国专利No. 6，603，323的图7描述了这类隔离电阻器的使用。 尽管减轻了故障的影响，但是隔离电阻器并不能完全消除因故障引起的衰减。此外，和线路 上的寄生电容一起，添加隔离电阻器引入会对测试信号的上升和下降时间产生不良影响的 RC延迟，从而可能产生错误的测试结果。不引入电阻器衰减而隔离故障的另一种方法是在每个通道分支点和探针之间包 含隔离缓冲器，如图2中一般性所示，并如图5中对测试系统地更详细例示。在图5中，来自 测试器的驱动器40的一个传输线路通道42被扇出到探针卡18中的两总线线5(^和502，以 将通道信号提供给单独的探针42i和422，其中探针42i和4 用于接触两个IC37i和372 (每 个都标注为测试中设备“DUT”)上的焊盘。当然，同样可通过多条总线线路将一个通道扇出 到同一 IC上的多个焊盘。如前所述，隔离缓冲器的一个缺陷是它们将不确定延迟引入到了从测试器到晶片 上诸DUT的测试信号的传输。该延迟是不确定的，因为经过缓冲器的延迟会随温度和电源 电压的改变而改变。从测试器到晶片上诸DUT的信号延迟会在针对晶片的诸DUT的一系列 测试的执行过程中改变，从而产生错误的测试结果。在测试系统中使用的隔离缓冲器的另一个缺陷是，缓冲器妨碍测试器能够使得 DUT输入引脚开路、短路以及进行有时统称为参数测试的泄漏测试。如上所述，引入到通道 中的缓冲器会阻止一条线路上的短路或开路影响另一线路。尽管这提供了隔离所支路的好 处，但会妨碍有意使用短路或开路状态进行测试。同样，来自DUT的泄漏电流将通过缓冲器 阻隔其它线路，这是一种妨碍测量来自DUT的泄漏的状态。需要将信号分发到多条传输线路并利用缓冲器提供故障隔离，且既不引入不相等 的延迟，也不妨碍测试器执行对晶片的诸DUT的参数测试。
技术实现思路
根据本专利技术，提供电路以使用缓冲器来隔离故障而不妨碍测试器对晶片的诸DUT 执行泄漏和参数测试。此外，提供保持经过多个隔离缓冲器的延迟恒定的电路。使用具有根据本专利技术组件的晶片测试系统中的隔离缓冲器，简单地将探针卡更换 为具有通过隔离缓冲器进行分支的通道的探针卡提供了更有效和更节省成本的系统。借助 于这样的分支，探测器不需要重新定位以多次接触晶片来测试更多的DUT，而在探针卡中没 有使用支路时就需要这样做。简单地用隔离缓冲器替换探针卡也会提供一种比购买新测试 器便宜得多的替代。为了使用包含在通道线路路径中的缓冲器提供参数或其它泄漏测试，在通本文档来自技高网...

【技术保护点】
一种测量测试电路中的缓冲器的延迟的方法，其中所述缓冲器被设置在第一传输线路中，所述方法包括：测量所述第一传输线路和所述缓冲器的延迟；测量第二传输线路的延迟，其中所述第二传输线路没有缓冲器，基本上类似于所述第一传输线路；以及通过确定经过带有所述缓冲器的所述第一传输线路的延迟和经过所述第二传输线路的延迟之间的差，计算经过所述缓冲器的延迟。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：CA米勒，
申请(专利权)人：佛姆法克特股份有限公司，
类型：发明
国别省市：US[美国]