一种高速接口电路自适应均衡方法及电路技术

本发明专利技术公开了一种高速接口电路自适应均衡方法及电路，属于射频集成电路领域。本发明专利技术的方法为：首先对输入信号进行放大、整形，之后将数据分成两路，将一路信号依次进行低通滤波、整形后输入误差放大器的一输入端，将另一路信号进行１／２频率下变频为直流信号后依次进行低通滤波、整形后输入误差放大器的另一输入端；误差放大器对两路输入信号进行比较后输出一电压，来反馈控制所述峰值放大器的零点。本发明专利技术电路包括１／２频率混频器、两低通滤波器、两整流器、峰值放大器、误差放大器，采用了单环路控制，锁定时间和稳定性都比传统双环路方案有了显著改进，具有低功耗、可拓展性强、自适应均衡、可移植性强的特点。

【技术实现步骤摘要】

本专利技术涉及一种用于高速接口电路的自适应均衡方法及电路，属于射频集成电路 领域。
技术介绍
新兴的应用如多媒体应用和海量数据存储应用等的发展促进了带宽需求的持续 增长，现在CPU的频率可高达3GHz，而CPU前端总线的频率也将近1GHz，因而使得I/O接口 成为了高性能系统如图形系统和存储系统的一个瓶颈。I/O接口的带宽可以通过提高频率 或数据宽度来达到，并行接口由于其自身的限制如码间干扰、信号偏移、串音干扰和直流偏 置等而难以实施。而高速的串行接口则采用了嵌入式时钟、点对点连接、低压差分信号模式 和数据编码等技术，可获得上千兆的传输频率和更远的传输距离。从而成为了国际上新的 互连接口发展方向。针对高速串行/解串器(SERDEQ系统市场是一个十亿美元级的、同时还在高速成 长的市场，诸如lGb/10Gb Ethernet、USB、PCI Express、DSP和SATA等串行差动接口，正在 数字电视和家庭媒体中心等消费电子，移动电话、GPS和数字媒体播放器等便携设备，服务 器、笔记本电脑等计算设备，通讯系统和嵌入式系统等大小系统中得到应用。高速SERDES模块设计需要面临很多挑战比如信号完整性、阻抗和功率要求、高 可互通性、均衡方案、噪声免疫力等。其中用于高速SERDES的均衡方案是在系统设计中的 难点之一，因为在高速PCB板互联中，板间走线对于高频信号有衰减，而且走线长度不同、 接口不同，衰减的程度也不同，所以在SERDES设计的发送\接收端需要有预加重或均衡模 块，来补偿高频衰减对信号完整性的损失。本专利技术提出了适用于高速接口(SERDES)电路接收端的高可移植性自适应均衡方案。
技术实现思路
面向高速传输速率下PCB板上串行通信的应用环境，本专利技术的目的在于提出了一 种高速接口电路自适应均衡方法及电路，该方案能够对PCB板上传输高速数据的衰减进行 自适应补偿，从而还原得到高质量的数据信号(如图1所示)。此方案的优点是采用了单环 路控制，锁定时间和稳定性都比传统双环路方案有了显著改进，因此与传统结构相比，该方 案具备低功耗的优势。此外，该方案可拓展性强，可适用于更高频段(如10(ibpS以上)的 自适应均衡方案。另外一个特点就是可移植性强，此方案独立于CDR环路，可在不同的系统 中独立使用。此方案的原理是利用高速数据流NRZ码(不归零码)的频谱特征(如图2所示) 对于一定数据流的数据，其1/2频率附近能量的大小与直流处能量的大小有着相对确定的 关系，即利用这个关系来得到均衡信号的反馈分量，来实现自适应均衡的控制。根据上述性 质，设计了图3所示的基于混频器的单环路均衡方案。通过对比1/2频率处和直流处的能量差，从而产生补偿控制信号，调节均衡放大器的补偿，直到两频率处的能量差正好为设计值。本专利技术的技术方案为一种高速接口电路自适应均衡方法，其步骤为1)将输入的NRZ码信号经一峰值放大器进行放大、整形；2)将整形后的数据分成两路，将一路信号依次进行低通滤波、整形后输入误差放 大器的一输入端，将另一路信号进行1/2频率下变频为直流信号后依次进行低通滤波、整 形后输入所述误差放大器的另一输入端；3)所述误差放大器对两路输入信号进行比较后输出一电压，来反馈控制所述峰值 放大器的零点。进一步的，采用1/2频率混频器进行1/2频率下变频。进一步的，所述1/2频率混频器为无源混频器。进一步的，采用二阶有源低通滤波器进行低通滤波。进一步的，所述有源低通滤波器为加入控制位的有源低通滤波器。一种高速接口电路自适应均衡电路，其特征在于包括1/2频率混频器、两低通滤 波器、两整流器、峰值放大器、误差放大器；其中，所述峰值放大器的输出端分别经支路1、 支路2与所述误差放大器的两输入端连接，所述误差放大器的输出端与所述峰值放大器的 零点电压控制端连接；所述1/2频率混频器的输出端经一所述低通滤波器与一所述整流器 的输入端连接构成所述支路1，另一所述低通滤波器的输出端与另一所述整流器的输入端 连接构成所述支路2。进一步的，所述1/2频率混频器为四管结构的无源混频器。进一步的，所述低通滤波器为二阶有源低通滤波器。进一步的，所述二阶有源低通滤波器为加入控制位的二阶有源低通滤波器。 如图3所示，混频器将信号的1/2频率下变频为直流信号。经过滤波和放大后，通 过整流器和原来的直流频率做比较，产生两者的电压差，得到控制信号。通过设计两条不 同的支路，使直流信号经过的支路比1/2频率经过的直流增益小4dB，即可实现前述的均衡 关系。环路锁定时，误差放大器两输入端相等，从而保证输出点1/2频率处与直流处有4dB 差。其中，混频器采用四管结构的简单无源混频器来实现；低通滤波器采用二阶有源低通滤 波器架构，且采用数字控制位来可控制端电阻来控制不同的增益对应的均衡效果。与现有技术相比，本专利技术具有以下优点1.本专利技术采用单环路控制，锁定时间和稳定性都比传统双环路方案有了显著改.、1· 口 ，2.本专利技术实现架构简单，所需的模块少，具有低功耗优势；3.本专利技术可拓展性强，采用混频器架构的该专利技术比现有结构更适用与高频段(如 10(ibpS及以上)应用；4.本专利技术可移植性强，该方案独立于时钟恢复电路(CDR)，在不同的系统中均衡 独立应用。附图说明图1是均衡前后的输入输出信号的时域波形(示意)；(a)均衡前的输入输出信号的时域波形，(b)均衡后的输入输出信号的时域波形，图2是理想NRZ频谱示意图；图3基于混频器的单环路均衡方案结构图；其中，1-1/2频率混频器，2—低通滤波器，3-整流器4_峰值放大器5_误差放大 器，图4无源混频器结构图；其中，8a、8b隔直电容，6a、6b、6c、6d :M0S 管，7a、7b 电阻，9a、9b 电容，VB_L0 偏置电压信号输入端，0P、0N 输出端，7c、7d 电阻，VB_MIXER 偏置电压输入端，图5加入控制位的有源低通滤波器。具体实施例方式本专利技术所述的具体实施方案如下如图3所示架构，串行信号在接收端信号进来后，经过一个峰值放大器4来进行放 大(高频补偿)，这个放大器的零点是由电压控制；然后将放大之后的数据进行整形，而整 形之后的数据分成两路，一路被低通滤波器2滤波并经过整流器3从而进入误差放大器5 的一端，另外一路信号与1/2频率混频器1混频并经过低通滤波器2、整流器3整形进入误 差放大器的另一端，这样，通过误差放大器的比较，输出电压来反馈控制峰值放大器，根据 输入信号的频谱特性从而实现自适应均衡。本专利技术中不仅混频器1的增益需要严格控制，由于输入信号为NRZ码的大信号，因 此对混频器1的线性度也提出了较高的要求，根据上述特点可选择了四管结构的简单的无 源混频器，如图4所示，其由四个MOS管6a、6b、6c、6d构成，其中在输入端增加了两个电容 8a、8b来隔离直流分量，电阻7a、7b和电容9a、9b构成低通滤波器，另外MOS管的栅级收到 本振(LO)的信号控制L0_N、L0_P，本振的直流偏置信号VB_L0和输出信号的直流电平VB_ MIXER均由偏置电路提供，此组成的混频器其增益固定为-4dB，输出端是OP、ON。在图3中所使用的有源滤波器的结构采用单极点放大器，但需要适当的调整增 益，如图5所示，输入信号首先经本文档来自技高网...

【技术保护点】
一种高速接口电路自适应均衡方法，其步骤为：１）将输入的ＮＲＺ码信号经一峰值放大器进行放大、整形；２）将整形后的数据分成两路，将一路信号依次进行低通滤波、整形后输入误差放大器的一输入端，将另一路信号进行１／２频率下变频为直流信号后依次进行低通滤波、整形后输入所述误差放大器的另一输入端；３）所述误差放大器对两路输入信号进行比较后输出一电压，来反馈控制所述峰值放大器的零点。

【技术特征摘要】
1.一种高速接口电路自适应均衡方法，其步骤为1)将输入的NRZ码信号经一峰值放大器进行放大、整形；2)将整形后的数据分成两路，将一路信号依次进行低通滤波、整形后输入误差放大器 的一输入端，将另一路信号进行1/2频率下变频为直流信号后依次进行低通滤波、整形后 输入所述误差放大器的另一输入端；3)所述误差放大器对两路输入信号进行比较后输出一电压，来反馈控制所述峰值放大 器的零点。2.如权利要求1所述的方法，其特征在于采用1/2频率混频器进行1/2频率下变频。3.如权利要求2所述的方法，其特征在于所述1/2频率混频器为无源混频器。4.如权利要求1或2或3所述的方法，其特征在于采用二阶有源低通滤波器进行低通 滤波。5.如权利要求4所述的方法，其特征在于所述有源低通滤波器为加入控制位的有源低...

【专利技术属性】
技术研发人员：侯中原，刘军华，叶乐，杨帆，王川，廖怀林，张兴，
申请(专利权)人：北京大学，
类型：发明
国别省市：11[中国|北京]