适用于准循环ＬＤＰＣ译码的译码器制造技术

本发明专利技术公开了一种适用于准循环ＬＤＰＣ译码的译码器，包含：控制单元、地址产生单元、信道值存储单元、交互信息存储单元、矩阵值存储单元、变量节点处理单元、校验节点处理单元、选择单元和输出单元。控制单元根据输入的状态和参数产生合适的控制信号，来协调译码器各个模块的迭代译码处理。本发明专利技术提供的译码器采用了交互信息存储单元的最小化设计策略，交互信息存储单元与基矩阵非空值一一对应原则，最大程度减少了存储器的开销。校验节点处理单元采用了一种偏置最小项算法降低实现复杂度，通过合适的偏置量来提高译码性能，同时可利用层次化的方法来构造出任何度数的校验节点处理单元，适用于规则和非规则的ＬＤＰＣ码。

【技术实现步骤摘要】

本专利技术涉及通信领域信道编码
，尤其涉及一种适用于准循环LDPC译码的译码器。
技术介绍
在无线通信系统中，由于传输信道存在噪声、衰落、多径，必然会对传输数据引入失真和信号判决错误。信道编码技术通过在信息序列中加入冗余码元，来发现、纠正传输中发生的信号错误，从而提高系统的可靠性。低密度奇偶校验码(LDPC)码是一种能够逼近香农(Shannon)限的性能优异的信道编解码方法。LDPC码的标准软判决译码采用一种置信传播算法，称之为和积算法(SPA)。和积算法使LDPC码得到最优的解码性能，但校验节点计算中的双曲余切函数算法的硬件实现复杂度很高。最小项算法(MS)用最小值函数代替了复杂的双曲余切函数，大大降低了解码算法复杂度，但性能有较大的损失。偏置最小项算法在MS算法的基础上，在校验节点计算中引入偏置值补偿了MS算法的性能损失。目前，在实际通信系统中使用的大部分LDPC码是准循环的LDPC码，而这些准循环的LDPC码分为规则类型和非规则类型的，规则类型的LDPC码是指校验矩阵的所有的校验节点度数相同，所有的变量节点的度数也相同，非规则类型的LDPC码则有不同的度数，这种非规则的引入会带来LDPC码性能上的提高。针对准循环LDPC码的广泛应用，提出一种适合于准循环LDPC码中非规则和规则类型的译码器是亟待解决的问题。
技术实现思路
(一)要解决的技术问题有鉴于此，本专利技术的主要目的在于提供一种适用于准循环LDPC码中非规则和规则类型的译码器。(二)技术方案为达到上述目的，本专利技术提供了一种适用于准循环LDPC译码的译码器，包括：控制单元：根据输入的控制信号和状态信号产生针对译码器中其他功能单元的控制信号，协调译码器的迭代译码过程；地址产生单元：用来产生信道值存储单元和交互信息存储单元的读写地址及相应的读写使能信号和片选信号；信道值存储单元：用于存储解映射后的M比特量化信道信息值，若准循环码对应的基矩阵的列数为NCOL，扩展因子为Z，则对应的信道值存储单元由NCOL组单端口RAM组成，每组单端口RAM的大小为Z×M比特，根据单端口存储器实际的应用大小，可能需要的每组单端口RAM大小比Z×M稍大；交互信息存储单元：用于存储变量节点处理单元和校验节点处理单元传递的信-->息，若准循环码基矩阵中非空值的个数为W，则对应的交互信息存储单元由W组双端口RAM组成，每组双端口RAM的大小为Z×M比特，这里需根据实际存储器的大小需要将实际的存储器大小稍微扩大；矩阵值存储单元：用于存储基矩阵中非空值的数值大小；变量节点处理单元：由NCOL个并行的变量节点处理(VNU)组成，完成变量节点的处理；校验节点处理单元：若基矩阵的行数为NROW，则校验节点单元由NROW个校验节点处理(CNU)单元组成，完成校验节点的处理；选择单元：选择存入交互信息存储单元的信息是来自变量节点处理单元还是校验节点处理单元；输出单元：译码器的输出译码单元。上述方案中，所述控制单元是一个9状态的有限状态机，包含：空闲状态、信道值存储状态、VNU第一次计算状态、VNU第一次向CNU过渡状态、CNU计算状态、VNU计算状态、VNU向CNU过渡状态、CNU向VNU过渡状态和输出译码状态。上述方案中，所述地址产生单元产生信道信息存储单元和交互信息存储单元的读写地址及读写使能和片选信号，其中交互信息存储单元的读写地址采用同址写回的方法，从交互信息存储单元取得信息，将取得的信息经过CNU和VNU计算后写回到与读时相同的地址中。上述方案中，所述信道信息存储单元在检测到码字开始后就开始存入有效的信道信息值，存储的原则按扩展因子为一组存入到对应的单端口RAM中，直到将一个码字的信道信息值存完后就开始迭代译码过程，译码迭代过程中只在变量节点处理时才从其中取值。上述方案中，所述交互信息存储单元在初始的CNU计算时需要对交互信息存储器进行初始化的操作，在迭代运算过程中从交互信息存储器中读取信息值经过VNU或CNU计算后采用同址写回的方法写回到交互信息存储器中。上述方案中，所述矩阵值存储单元用于存储基矩阵中的非空值数值大小，来产生CNU计算时读取交互信息存储器的初始地址。上述方案中，所述变量节点处理单元由NCOL个并行的VNU组成，VNU采用了与变量节点连接关系对应的加法器树及位宽调整电路组成。上述方案中，所述变量节点完成的运算表示如下：变量节点处理计算从变量节点i传到校验节点j的信息，通过如下式计算L(qij)=pi+Σj′∈Ci\\jL(rj′i)]]>其中Ci\\j表示与变量节点i相连的除了校验节点j的其他校验节点的集合；同时译码器在此处对变量节点i作一次硬判决，通过如下式来计算：L(Qi)=pi+Σj∈CiL(rji)]]>若否则当达到最大迭代次数时，则结束运算，否则继续迭代运算。-->上述方案中，所述校验节点处理单元由NROW个并行的CNU组成，CNU采用了带偏置最小项算法的层次化结构，该方法包括：L(rji)=Πi′∈Vj\\isign[L(qi′j)]·max{[mini′∈Vj\\i(|L(qi′j)|)-β],0本文档来自技高网...

【技术保护点】
一种适用于准循环ＬＤＰＣ译码的译码器，其特征在于，包括：控制单元：根据输入的控制信号和状态信号产生针对译码器中其他功能单元的控制信号，协调译码器的迭代译码过程；地址产生单元：用来产生信道值存储单元和交互信息存储单元的读写地址及相应的读写使能信号和片选信号；信道值存储单元：用于存储解映射后的Ｍ比特量化信道信息值，若准循环码对应的基矩阵的列数为ＮＣＯＬ，扩展因子为Ｚ，则对应的信道值存储单元由ＮＣＯＬ组单端口ＲＡＭ组成，每组单端口ＲＡＭ的大小为Ｚ×Ｍ比特，根据单端口存储器实际的应用大小，可能需要的每组单端口ＲＡＭ大小比Ｚ×Ｍ稍大；交互信息存储单元：用于存储变量节点处理单元和校验节点处理单元传递的信息，若准循环码基矩阵中非空值的个数为Ｗ，则对应的交互信息存储单元由Ｗ组双端口ＲＡＭ组成，每组双端口ＲＡＭ的大小为Ｚ×Ｍ比特，这里需根据实际存储器的大小需要将实际的存储器大小稍微扩大；矩阵值存储单元：用于存储基矩阵中非空值的数值大小；变量节点处理单元：由ＮＣＯＬ个并行的变量节点处理（ＶＮＵ）组成，完成变量节点的处理；校验节点处理单元：若基矩阵的行数为ＮＲＯＷ，则校验节点单元由ＮＲＯＷ个校验节点处理（ＣＮＵ）单元组成，完成校验节点的处理；选择单元：选择存入交互信息存储单元的信息是来自变量节点处理单元还是校验节点处理单元；输出单元：译码器的输出译码单元。...

【技术特征摘要】
1.一种适用于准循环LDPC译码的译码器，其特征在于，包括：控制单元：根据输入的控制信号和状态信号产生针对译码器中其他功能单元的控制信号，协调译码器的迭代译码过程；地址产生单元：用来产生信道值存储单元和交互信息存储单元的读写地址及相应的读写使能信号和片选信号；信道值存储单元：用于存储解映射后的M比特量化信道信息值，若准循环码对应的基矩阵的列数为NCOL，扩展因子为Z，则对应的信道值存储单元由NCOL组单端口RAM组成，每组单端口RAM的大小为Z×M比特，根据单端口存储器实际的应用大小，可能需要的每组单端口RAM大小比Z×M稍大；交互信息存储单元：用于存储变量节点处理单元和校验节点处理单元传递的信息，若准循环码基矩阵中非空值的个数为W，则对应的交互信息存储单元由W组双端口RAM组成，每组双端口RAM的大小为Z×M比特，这里需根据实际存储器的大小需要将实际的存储器大小稍微扩大；矩阵值存储单元：用于存储基矩阵中非空值的数值大小；变量节点处理单元：由NCOL个并行的变量节点处理(VNU)组成，完成变量节点的处理；校验节点处理单元：若基矩阵的行数为NROW，则校验节点单元由NROW个校验节点处理(CNU)单元组成，完成校验节点的处理；选择单元：选择存入交互信息存储单元的信息是来自变量节点处理单元还是校验节点处理单元；输出单元：译码器的输出译码单元。2.根据权利要求1所述的适用于准循环LDPC译码的译码器，其特征在于，所述控制单元是一个9状态的有限状态机，包含：空闲状态、信道值存储状态、VNU第一次计算状态、VNU第一次向CNU过渡状态、CNU计算状态、VNU计算状态、VNU向CNU过渡状态、CNU向VNU过渡状态和输出译码状态。3.根据权利要求1所述的适用于准循环LDPC译码的译码器，其特征在于，所述地址产生单元产生信道信息存储单元和交互信息存储单元的读写地址及读写使能和片选信号，其中交互信息存储单元的读写地址采用同址写回的方法，从交互信息存储单元取得信息，将取得的信息经过CNU和VNU计算后写回到与读时相同的地址中。4.根据权利要求1所述的适用于准循环LDPC译码的译码器，...

【专利技术属性】
技术研发人员：朱勇旭，吴斌，周玉梅，张振东，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]