电子束正性光刻胶Ｚｅｐ　５２０　掩蔽介质刻蚀的方法技术

一种电子束正性光刻胶Ｚｅｐ　５２０掩蔽介质刻蚀的方法，在介质瞙上沉积一层α－Ｓｉ薄膜，然后将电子束直写光刻技术得到的高分辨率Ｚｅｐ　５２０胶图形作为掩瞙，用氯（Ｃｌ）基等离子刻蚀α－Ｓｉ，将高分辨率Ｚｅｐ　５２０胶图形转移到其下层的α－Ｓｉ瞙上，接着去除Ｚｅｐ　５２０胶，进一步利用具有良好保真性的α－Ｓｉ瞙图形为掩膜，采用Ｆ基反应离子刻蚀介质形成凹槽图形，最后用湿法或干法将α－Ｓｉ瞙去净即可。本发明专利技术提供的方法简单可行，完全与ＣＭＯＳ工艺兼容，不增加专门的设备，成本低，易于在介质中实现高精度的纳米尺度凹槽图形，解决了新结构ＣＭＯＳ器件制备中的一大难题。

【技术实现步骤摘要】

本专利技术属于纳米尺度的半导体器件制备工艺，具体涉及一种纳米级介质图形制备 过程中一种正性电子束光刻胶kp520不能抗F基反应离子刻蚀的解决方法。为新结构器 件制备中介质上纳米尺度凹槽图形的加工成形得以圆满实现。
技术介绍
在亚50纳米CMOS集成技术进一步等比例缩小的发展中，为克服平面体硅CMOS固 有的越来越严重的短沟道效应和大的漏电流问题，新器件结构层出不穷，如FinFET，多栅/ 环栅CMOS FET，纳米线等，在这些新结构器件的制备过程中，必然会遇到要在介质中刻蚀出 较深的纳米尺度的凹槽图形，要得到这么窄的凹槽，首先需要有高分辨率的电子束光刻胶， Zep520正性电子束光刻胶是首选，采用这种胶的电子束直写光刻可以得到高分辨的纳米 尺度的光刻胶掩瞋图形。但采用这种胶其在常规的介质刻蚀工艺中抗刻蚀性能很差，它很 快地与氟(F)基等离子体反应，而发生塑性流动，使凹槽胶图形严重毁坏。本专利技术为使电 子束直写光刻kp 520胶制备的精细图形能在介质中保留下来，首先让kp 520胶成形在 α-Si上，这样就可以采用一种氯(Cl)基等离子体刻蚀α-Si，Hkp 520胶图形首先转移 到α-Si上，然后去掉kp 520胶，用α-Si图形掩蔽介质，在F基反应离子刻蚀中完成介质 刻蚀，得到纳米尺度凹槽图形，最后用湿法或干法去掉α-Si即可。这种方法由于与常规的 CMOS工艺完全兼容，方便可靠，而且能获得精细的纳米尺度凹槽图形，解决了新结构CMOS 器件制备中的一大难题。
技术实现思路
本专利技术的目的在于提供一种电子束正性光刻胶kp 520掩蔽介质刻蚀的方法，以 克服介质中凹槽图形制备过程中正性电子束光刻胶^P 520不能经受F基反应离子刻蚀的 问题。为实现上述目的，本专利技术提供的方法，是先在介质瞋上沉积一层α -Si薄膜，然 后将电子束直写光刻技术得到的高分辨率^P 520胶图形作为掩瞋，用Cl基等离子刻蚀 α-Si (避开了 F基等离子体)，将高分辨率kp 520胶图形转移到其下层的α-Si瞋上，接 着去除^p 520胶，进一步利用具有良好保真性的α-Si瞋图形为掩膜，采用F基反应离子 刻蚀介质形成凹槽图形，最后用湿法或干法将α-Si瞋去净即可。本专利技术提供的方法简单 可行，完全与CMOS工艺兼容，不增加专门的设备，成本低，易于在介质中实现高精度的纳米 尺度凹槽图形。详细地说，本专利技术的制备步骤包括1)在需要加工的介质上沉积一层α -Si薄膜，沉积温度520_550°C ；2)清洗，甩干，并在N2保护下进一步在高温炉口烘烤；3)旋涂kp 520电子束正性光刻胶；4)在烘箱内烘烤，温度170-180°C，20-40分钟，这一步骤需要缓慢升降温；5)电子束直写曝光并显影后，得到高分辨率kp 520胶纳米尺度凹槽图形；6)烘烤 130-140°C, 30-50 分钟7)采用Cl基等离子体，以kp520胶为掩膜图形，刻蚀α -Si瞋，使kp520胶图形 高保真度地转移到α Si瞋上；8)去净kp 520正性电子束胶；9)以α-Si瞋为掩膜图形，在F基反应离子体中刻蚀介质层，使α-Si图形高保真 度地转移到介质中；10)去α-Si净，完成了介质中纳米尺度凹槽精细图形的加工。本专利技术的效果在于1、为克服kp 520胶不抗F基刻蚀的问题，根据kp 520胶耐Cl基刻蚀的特性， 巧妙地利用α-Si作为中间过渡层，用Cl基等离子刻蚀将^^520胶图形转移到α-Si上， 因为α Si容易被Cl基等离子体刻蚀，而且刻蚀精度高；2、利用α -Si为掩膜，采用F基中反应离子刻蚀将高分辨率的α -Si图形转移到 介质中，因为在F基反应离子刻蚀中，介质膜对α-Si瞋有很高的刻蚀选择比，这样就能保 证精细图形的制备；3、α -Si瞋的去除不论是湿法还是干法，对介质的腐蚀速率极低，不会对介质图形 造成损伤。附图说明图1给出了 kp 520电子束正性光刻胶在F基等离子体中刻蚀介质后的SEM剖面 照片，Zep 520胶塑性流动并毁坏，介质没法继续刻蚀下去。图2给出了以α -Si为掩膜用F基反应离子刻蚀介质后剖面照片，介质凹槽图形 完好，三层介质已刻蚀净。图1中1-Ζ印520电子束正胶；2_介质膜；3_硅衬底。图2中1-α-Si膜；2-介质膜；3-硅衬底。具体实施例方式本专利技术一种克服电子束正性光刻胶^p 520不能掩蔽介质刻蚀的方法，其工艺步 骤如下1)在需要加工的介质上沉积一层α -Si薄膜，α -Si膜厚度120-150纳米，沉积温 度 520-550 0C ；2)清洗，甩干，并在队保护下800度高温炉口烘30分钟；3)旋涂kp 520电子束正性光刻胶，胶厚度400-600纳米；4)在烘箱内烘烤，温度170_180°C，20-40分钟，需要缓慢升降温；5)电子束直写曝光并显影后，得到高分辨率kp 520胶纳米尺度凹槽图形；6)烘烤 130_140°C，30-50 分钟7)采用Cl基等离子体，Wkp 520胶为掩膜图形，刻蚀α-Si瞋，使kp 520胶图 形高保真度地转移到α -Si瞋上；8)去净kp 520正性电子束胶；9)以α -Si瞋为掩膜图形，在CF4/CHF3混合气体中反应离子刻蚀介质层，使α -Si 图形高保真度地转移到介质中；10)采用NH4OH水溶液去净α -Si，完成了介质中纳米尺度凹槽精细图形的加工。本文档来自技高网...

【技术保护点】
一种电子束正性光刻胶Ｚｅｐ　５２０掩蔽介质刻蚀的方法，其主要步骤如下：１）在需要加工的介质上沉积一层α－Ｓｉ薄膜，沉积温度５２０－５５０℃；２）清洗，甩干，并在Ｎ↓［２］保护下进一步烘干；３）旋涂Ｚｅｐ　５２０电子束正性光刻胶；４）缓慢升温至１７０－１８０℃烘烤２０－４０分钟，并缓慢降温；５）电子束直写曝光并显影后，得到Ｚｅｐ　５２０胶纳米尺度凹槽图形；６）烘烤１３０－１４０℃，３０－５０分钟；７）采用氯基等离子体，以Ｚｅｐ　５２０胶为掩膜图形，刻蚀α－Ｓｉ瞙，使Ｚｅｐ　５２０胶图形转移到α－Ｓｉ瞙上；８）去净Ｚｅｐ　５２０正性电子束胶；９）以α－Ｓｉ瞙为掩膜图形，在氟基反应离子体中刻蚀介质层，使α－Ｓｉ图形转移到介质中；１０）去净α－Ｓｉ，完成了介质中纳米尺度凹槽图形的加工。

【技术特征摘要】
1.一种电子束正性光刻胶^^ 520掩蔽介质刻蚀的方法，其主要步骤如下1)在需要加工的介质上沉积一层α-Si薄膜，沉积温度520-550°C；2)清洗，甩干，并在N2保护下进一步烘干；3)旋涂kp520电子束正性光刻胶；4)缓慢升温至170-180°C烘烤20-40分钟，并缓慢降温；5)电子束直写曝光并显影后，得到kp520胶纳米尺度凹槽图形；6)烘烤130-140°C, 30-50 分钟；7)采用氯基等离子体，以仏？520胶为掩膜图形，刻蚀α-Si瞋，使kp 520胶图形转 移到α -Si瞋上；8)去净kp520正性电子束胶；9)以α-Si瞋为掩膜图形，在氟基反应离子体中刻蚀介质层，使α-Si图形转移到介质中；10)去净α-Si，完成了介质中纳米尺度凹槽图形的加工。2.根据权利要求1所述的方...

【专利技术属性】
技术研发人员：徐秋霞，周华杰，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]