【技术实现步骤摘要】
本专利技术涉及一种低功耗电路，具体来说是一种应用最优保持管技术的低功耗多米 诺电路，属于集成电路应用领域。
技术介绍
多米诺电路以其速度快、面积小的优良特性，被广泛应用于处理器的关键路径部 分和存储器中，是高性能处理器和存储器最主流的动态逻辑电路。标准的多米诺电路是 CMOS电路的一个重要分支，它是由一组NMOS管构成的动态逻辑块串上一个静态反相器构 成，如附图说明图1所示。电路的工作原理如下当时钟信号CLK = O时，为电路的预充阶段，此时预 充PMOS管Pl处于导通状态，动态结点被预充至高电平Vdd，与其串接的静态反相器的输出为 低电平；当CLK= 1时，为电路的求值阶段，这时Pl截止，动态结点视NMOS下拉网络(PDN) 的输入信号有条件地放电如果NMOS管逻辑块存在从动态结点到地的直流通路，那么动态 结点对地放电至低电平，输出端上升为高电平；否则动态结点保持高电平值Vdd，直到下一 周期。在传统的多米诺电路中，所有PMOS管的衬底接电源电压，所有NMOS管的衬底接地 电压。在多米诺电路中，保持管对电路动态结点保持正确的逻辑电平状态起着至关重要 的作用。在电路的预充阶段，如图2所示，保持管导通，产生上拉电流，从而提高了动态结点 的抗噪声(包括下拉网络中的漏电流)能力，使动态结点保持在高电平，显然，保持管的尺 寸越大，上拉电流越大，电路的噪声容限越大；在电路的求值阶段，如图3所示，如果存在动 态结点到地电压的通路，动态结点将被下拉为低电平，此时下拉网络中的求值电流与保持 管的上拉电流竞争，因此，保持管的上拉电流也称为竞争电流，显然，保持管的尺寸越大，...
【技术保护点】
用于高性能ＶＬＳＩ的最优保持管多米诺电路，包括输入信号端，输出信号端，时钟信号端，预充管，保持管，时钟管，输出静态反相器和下拉网络（ＰＤＮ），其中保持管的电源电压和衬底电压分别为Ｖ↓［ｄｄＬ］和Ｖ↓［ｂ］，除保持管外其余ＰＭＯＳ管的电源电压和衬底电压都为Ｖ↓［ｄｄ］，电路中所有ＮＯＭＳ管的衬底电压为地电压Ｇｎｄ，电压的大小关系为：Ｇｎｄ＜Ｖ↓［ｂ］＜Ｖ↓［ｄｄＬ］＜Ｖ↓［ｄｄ］。
【技术特征摘要】
1.用于高性能VLSI的最优保持管多米诺电路，包括输入信号端，输出信号端，时钟信 号端，预充管，保持管，时钟管，输出静态反相器和下拉网络(PDN)，其中保持管的电源电压 和衬底电压分别为Vdta和\，除保持管外其余PMOS管的电源电压和衬底电压都为Vdd，电路 中所有NOMS管的衬底电压为地电压Gnd，电压的大小关系为Gnd < Vb < VddL < Vddo2.根据权利要求1所述的用于高性能VLSI的最优保持管多米诺电路，其特征在于保 持管的电源电压和衬底电压V-和Vb可以调节，以...
【专利技术属性】
技术研发人员：汪金辉，吴武臣，侯立刚，宫娜，耿淑琴，张旺，袁颖，
申请(专利权)人：北京工业大学，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。