一种低压轨至轨运算放大电路制造技术

本发明专利技术涉及一种低压轨至轨运算放大电路。本发明专利技术电路包括三个电阻、三个电容、１９个Ｐ型ＭＯＳ管和１７个Ｎ型ＭＯＳ管。该电路采用适合于低电压的电流型跨导器，折叠共源共栅放大电路和低功耗的ＡＢ类推挽输出电路等子电路结构，克服了传统电压型运算放大器深受阈值电压限制的缺点，采用了适合于低电压要求的电路单元，在电路结构上进行了改进，从而在常规的ＣＭＯＳ工艺下实现了低电压、低功耗的性能。该电路采用电流型跨导器，获得了ｒａｉｌ－ｔｏ－ｒａｉｌ共模电压输入和良好的频率响应；增益级采用折叠式共源共栅放大电路，获得了高电压增益和高电源抑制比；输出级采用两对反相器的ＡＢ类推挽输出电路，获得了高驱动能力，具有ｒａｉｌ－ｔｏ－ｒａｉｌ共模电压输出和极低的谐波失真。

【技术实现步骤摘要】

本专利技术属于无线通信领域，涉及一种低压轨至轨运算放大电路，主要应用于室内 无绳电话、蜂窝式移动电话、个人数字助理、便携式音响系统、电池监测系统、以电池供电的 便携式电子设备等。
技术介绍
近几年来移动电话，个人数字助理，便携式电子测量仪器等以电池供电的电子产 品得到广泛的使用，迫切要求我们采用低电压、低功耗的电路来减少电池个数，延长电池使 用时间。我们知道一个电路系统的总功耗近似等于电容充放电引起的开关功耗NCJ2dd，静 态电流功耗IddVdd和瞬间短路电流功耗Is1otJdd之和，可以知道电路的功耗直接和电源电压 成正比，因此只有降低电源电压才能大幅度的降低电路的功耗。尽管降低电源电压可能造 成电路频带宽度和电压摆幅一定程度的减少，但这一点可以通过电路优化设计克服。降低 电源电压带来的另一个好处是减少了电路正常工作所需电池个数，也就减小了电子产品的 体积，使它们更便于携带。此外降低电源电压也使晶体管所承受的耐压降低，增加了电路的 稳定性。然而我们知道一个电子产品总包括模拟电路部分和数字电路部分，数字电路的工 作电压要求低，功耗较小，而模拟电路对电源电压的要求比数字电路高，功耗也比数字电路 大。因此为了降低电路的功耗，实现模拟和数字电路都能工作在低电压下就很有必要设计 出适应低电压的模拟电路。
技术实现思路
本专利技术的目的是为了克服已有技术的不足之处，提出一种低压轨至轨运算放大电路。本专利技术电路包括三个电阻、三个电容、19个P型MOS管和17个N型MOS管，具体是第一 P型MOS管P1的漏极与偏置电阻R1的一端连接，第一 N型MOS管N1的源极 和栅极以及第四N型MOS管N4的栅极与第二 P型MOS管P2的漏极连接，第三P型MOS管P3 的栅极和漏极与分压电阻R2的一端连接；第四P型MOS管P4的漏极和栅极以及第五P型 MOS管P5的栅极与第三P型MOS管P3的源极连接，第四N型MOS管N4的源极、第五N型MOS 管N5的漏极和第六N型MOS管N6的漏极与分压电阻R2的另一端连接；第三N型MOS管N3 的栅极和源极、第二 N型MOS管N2的栅极、第五N型MOS管N5的栅极和第六P型MOS管P6 的源极连接，第五P型MOS管P5的漏极、第六P型MOS管P6的漏极、第六N型MOS管N6的 栅极和第七P型MOS管P7的源极连接，第六P型MOS管P6的栅极与差分信号输入端的负 端Vin-连接，第七P型MOS管P7的栅极与差分信号输入端的正端Vin+连接；第二 N型MOS 管N2的源极、第六N型MOS管N6的源极、第九P型MOS管P9的源极和第十一 P型MOS管P11 的漏极连接；第八P型MOS管P8的源极、第十P型MOS管Pltl的漏极、第五N型MOS管N5的 源极和第八N型MOS管N8的源极连接；第七N型MOS管N7的栅极和源极以及第八N型MOS 管N8的栅极与第七P型MOS管P7的漏极连接，第九N型MOS管N9的栅极和源极以及第十N 型MOS管Nltl的栅极与第八P型MOS管P8的漏极连接；第十N型MOS管Nltl的源极、第十一N型MOS管N11的珊极、第九P型MOS管P9的漏极和第十二 P型MOS管P12的漏极与第二滤 波电容C2的一端连接，第十三N型MOS管N13的源极、第十四N型MOS管N14的源极、十六P 型MOS管P16的漏极、十七P型MOS管P17的漏极以及负载电容C3的一端和负载电阻R3的一 端与第二滤波电容C2的另一端连接，负载电容C3的另一端和负载电阻R3的另一端接地；第 十一 N型MOS管N11的源极、第十三P型MOS管P13的漏极、第十四P型MOS管P14的珊极和 第十八P型MOS管P18的珊极与第一滤波电容C1的一端连接，第一滤波电容C1的另一端与 第十二 P型MOS管P12的源极连接；第十五P型MOS管P15的漏极和栅极、第十四P型MOS管 P14的漏极、第十六P型MOS管P16的栅极、第十二 N型MOS管N12的源极和第十三N型MOS管 N13的珊极连接；第十五N型MOS管N15的源极和栅极、第十四N型MOS管N14的栅极、第十六 N型MOS管N16的源极、第十七P型MOS管P17的珊极和第十八P型MOS管P18的漏极连接， 第十六N型MOS管N16的珊极和第十七N型MOS管N17的珊极与第十二 N型MOS管N12的珊 极连接，第十七N型MOS管N17的源极与十九P型MOS管P19的漏极连接。第一 P型MOS管P1的栅极、第二 P型MOS管P2的栅极、第十P型MOS管Pltl的栅 极、第十一 P型MOS管P11的栅极、第十三P型MOS管P13的栅极和第十九P型MOS管P19的 栅极连接；第一 P型MOS管P1的源极、第二 P型MOS管P2的源极、第四P型MOS管P4的源 极、第五P型MOS管P5的源极、第十P型MOS管Pltl的源极、第i^一 P型MOS管P11的源极、 第十三P型MOS管P13的源极、第十四P型MOS管P14的源极、第十五P型MOS管P15的源极、 第十六P型MOS管P16的源极、第十七P型MOS管P17的源极、第十八P型MOS管P18的源极、 第十九P型MOS管P19的源极和第十二 P型MOS管P12的衬底接地。第一 N型MOS管N1的漏极、第二 N型MOS管N2的漏极、第三N型MOS管N3的漏 极、第四N型MOS管N4的漏极、第七N型MOS管N7的漏极、第八N型MOS管N8的漏极、第九 N型MOS管N9的漏极、第十N型MOS管Nltl的漏极、第i^一 N型MOS管N11的漏极、第十二 N 型MOS管N12的漏极、第十三N型MOS管N13的漏极、第十四N型MOS管N14的漏极、第十五N 型MOS管N15的漏极、第十六N型MOS管N16的漏极、第十七N型MOS管N17的漏极、第五N型 MOS管N5的衬底、第六N型MOS管N6的衬底、第八P型MOS管P8的珊极、第九P型MOS管P9 的珊极、第十二 P型MOS管P12的珊极以及偏置电阻R1的另一端均与1. 5V电源VDD连接。本专利技术的运算放大电路克服了传统电压型运算放大器深受阈值电压限制的缺点， 采用了适合于低电压要求的电路单元，在电路结构上进行了改进，从而在常规的CMOS工 艺下实现了低电压、低功耗的性能。该电路采用电流型跨导器，获得了 rail-to-rail共 模电压输入和良好的频率响应；增益级采用折叠式共源共栅放大电路，获得了高电压增益 和高电源抑制比；输出级采用两对反相器的AB类推挽输出电路，获得了高驱动能力，具有 rail-to-rail共模电压输出和极低的谐波失真。附图说明图1为本专利技术的电路图。 具体实施例方式如图1所示，一种低压轨至轨运算放大电 包括三个电阻、三个电容、19个P型 MOS管和17个N型MOS管，具体是第一 P型MOS管P1的漏极与偏置电阻R1的一端连接，第一 N型MOS管N1的源极 和栅极以及第四N型MOS管N4的栅极与第二 P型MOS管P2的漏极连接，第三P型MOS管P3 的栅极和漏极与分压电阻R2的一端连接；第四P型MOS管P4的漏极和栅极以及第五P型 MOS管P5的栅极与第三P型MOS管P3的源极连接，第四N型MOS管N4的源极、第五N型MOS 管N5的漏极和第六N型本文档来自技高网...

【技术保护点】
一种低压轨至轨运算放大电路，包括三个电阻、三个电容、１９个Ｐ型ＭＯＳ管和１７个Ｎ型ＭＯＳ管，其特征是：第一Ｐ型ＭＯＳ管Ｐ↓［１］的漏极与偏置电阻Ｒ↓［１］的一端连接，第一Ｎ型ＭＯＳ管Ｎ↓［１］的源极和栅极以及第四Ｎ型ＭＯＳ管Ｎ↓［４］的栅极与第二Ｐ型ＭＯＳ管Ｐ↓［２］的漏极连接，第三Ｐ型ＭＯＳ管Ｐ↓［３］的栅极和漏极与分压电阻Ｒ↓［２］的一端连接；第四Ｐ型ＭＯＳ管Ｐ↓［４］的漏极和栅极以及第五Ｐ型ＭＯＳ管Ｐ↓［５］的栅极与第三Ｐ型ＭＯＳ管Ｐ↓［３］的源极连接，第四Ｎ型ＭＯＳ管Ｎ↓［４］的源极、第五Ｎ型ＭＯＳ管Ｎ↓［５］的漏极和第六Ｎ型ＭＯＳ管Ｎ↓［６］的漏极与分压电阻Ｒ↓［２］的另一端连接；第三Ｎ型ＭＯＳ管Ｎ↓［３］的栅极和源极、第二Ｎ型ＭＯＳ管Ｎ↓［２］的栅极、第五Ｎ型ＭＯＳ管Ｎ↓［５］的栅极和第六Ｐ型ＭＯＳ管Ｐ↓［６］的源极连接，第五Ｐ型ＭＯＳ管Ｐ↓［５］的漏极、第六Ｐ型ＭＯＳ管Ｐ↓［６］的漏极、第六Ｎ型ＭＯＳ管Ｎ↓［６］的栅极和第七Ｐ型ＭＯＳ管Ｐ↓［７］的源极连接，第六Ｐ型ＭＯＳ管Ｐ↓［６］的栅极与差分信号输入端的负端Ｖｉｎ－连接，第七Ｐ型ＭＯＳ管Ｐ↓［７］的栅极与差分信号输入端的正端Ｖｉｎ＋连接；第二Ｎ型ＭＯＳ管Ｎ↓［２］的源极、第六Ｎ型ＭＯＳ管Ｎ↓［６］的源极、第九Ｐ型ＭＯＳ管Ｐ↓［９］的源极和第十一Ｐ型ＭＯＳ管Ｐ↓［１１］的漏极连接；第八Ｐ型ＭＯＳ管Ｐ↓［８］的源极、第十Ｐ型ＭＯＳ管Ｐ↓［１０］的漏极、第五Ｎ型ＭＯＳ管Ｎ↓［５］的源极和第八Ｎ型ＭＯＳ管Ｎ↓［８］的源极连接；第七Ｎ型ＭＯＳ管Ｎ↓［７］的栅极和源极以及第八Ｎ型ＭＯＳ管Ｎ↓［８］的栅极与第七Ｐ型ＭＯＳ管Ｐ↓［７］的漏极连接，第九Ｎ型ＭＯＳ管Ｎ↓［９］的栅极和源极以及第十Ｎ型ＭＯＳ管Ｎ↓［１０］的栅极与第八Ｐ型ＭＯＳ管Ｐ↓［８］的漏极连接；第十Ｎ型ＭＯＳ管Ｎ↓［１０］的源极、第十一Ｎ型ＭＯＳ管Ｎ↓［１１］的珊极、第九Ｐ型ＭＯＳ管Ｐ↓［９］的漏极和第十二Ｐ型ＭＯＳ管Ｐ↓［１２］的漏极与第二滤波电容Ｃ↓［２］的一端连接，第十三Ｎ型ＭＯＳ管Ｎ↓［１３］的源极、第十四Ｎ型ＭＯＳ管Ｎ↓［１４］的源极、十六Ｐ型ＭＯＳ管Ｐ↓［１６］的漏极、十七Ｐ型ＭＯＳ管Ｐ↓［１７］的漏极以及负载电容Ｃ↓［３］的一端和负载电阻Ｒ↓［３］的一端与第二滤波电容Ｃ↓［２］的另一端连接，负载电容Ｃ↓［３］的另一端和负载电阻Ｒ↓［３］的另一端接地；第十一Ｎ型ＭＯＳ管Ｎ↓［１１］的...

【技术特征摘要】
一种低压轨至轨运算放大电路，包括三个电阻、三个电容、19个P型MOS管和17个N型MOS管，其特征是第一P型MOS管P1的漏极与偏置电阻R1的一端连接，第一N型MOS管N1的源极和栅极以及第四N型MOS管N4的栅极与第二P型MOS管P2的漏极连接，第三P型MOS管P3的栅极和漏极与分压电阻R2的一端连接；第四P型MOS管P4的漏极和栅极以及第五P型MOS管P5的栅极与第三P型MOS管P3的源极连接，第四N型MOS管N4的源极、第五N型MOS管N5的漏极和第六N型MOS管N6的漏极与分压电阻R2的另一端连接；第三N型MOS管N3的栅极和源极、第二N型MOS管N2的栅极、第五N型MOS管N5的栅极和第六P型MOS管P6的源极连接，第五P型MOS管P5的漏极、第六P型MOS管P6的漏极、第六N型MOS管N6的栅极和第七P型MOS管P7的源极连接，第六P型MOS管P6的栅极与差分信号输入端的负端Vin 连接，第七P型MOS管P7的栅极与差分信号输入端的正端Vin+连接；第二N型MOS管N2的源极、第六N型MOS管N6的源极、第九P型MOS管P9的源极和第十一P型MOS管P11的漏极连接；第八P型MOS管P8的源极、第十P型MOS管P10的漏极、第五N型MOS管N5的源极和第八N型MOS管N8的源极连接；第七N型MOS管N7的栅极和源极以及第八N型MOS管N8的栅极与第七P型MOS管P7的漏极连接，第九N型MOS管N9的栅极和源极以及第十N型MOS管N10的栅极与第八P型MOS管P8的漏极连接；第十N型MOS管N10的源极、第十一N型MOS管N11的珊极、第九P型MOS管P9的漏极和第十二P型MOS管P12的漏极与第二滤波电容C2的一端连接，第十三N型MOS管N13的源极、第十四N型MOS管N14的源极、十六P型MOS管P16的漏极、十七P型MOS管P17的漏极以及负载电容C3的一端和负载电阻R3的一端与第二滤波电容C2的另一端连接，负载电容C3的另一端和负载电阻R3的另一端接地；第十一N型MOS管N11的源极、第十三P型MOS管P13的漏极、第十四P型MOS管P14的珊极和第十八P型MOS管P18的珊极与第一滤波电容C1...

【专利技术属性】
技术研发人员：黄海云，应智花，
申请(专利权)人：杭州电子科技大学，
类型：发明
国别省市：86[中国|杭州]