一种用于连接变频器与ＰＲＯＦＩＢＵＳ－ＤＰ现场总线的适配器制造技术

本实用新型专利技术公开了一种用于连接变频器与ＰＲＯＦＩＢＵＳ－ＤＰ现场总线的适配器，包括：用于与ＰＲＯＦＩＢＵＳ－ＤＰ现场总线连接的接口；与所述接口相连的隔离芯片；与所述隔离芯片相连的ＰＲＯＦＩＢＵＳ专用芯片，接收并处理来自所述隔离芯片的信号；与所述ＰＲＯＦＩＢＵＳ专用芯片相连以与其进行数据传输交换的ＦＰＧＡ芯片；以及与所述ＦＰＧＡ芯片相连以与变频器进行并行数据交换的并行接口。本实用新型专利技术具有硬件电路简单、成本低、数据传输及数据返回快、安装方便及可靠性高的特点。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种用于连接变频器与PROFIBUS-DP (Process Field Bus-Decentralized Peripherals，过程现场总线-分散周边设备)现场总线的适配器。
技术介绍
变频器已被广泛地用于工业控制，PR0FIBUS-DP是国际上通用的现场总线标准，它 本身具有通讯速率高、抗干扰能力强、工业控制应用方便等优点。目前在印刷、造纸、化纤、 纺织等行业对通过PR0FIBUS-DP现场总线进行变频器高速度响应控制的要求越来越多，因 此市场需要用于连接变频器与PR0FIBUS-DP现场总线的高效率、高可靠性的适配器产品。传统的适配器产品均是采用单片机加PR0FIBUS专用芯片的方式实现，与变频器 的通讯大多是将PR0FIBUS-DP总线信号通过PR0FIBUS专用芯片进行数据处理以后再通过 单片机(如51系列单片机)进行处理及解析，解析后的数据通过串行通讯接口与变频器的 串行通讯接口进行数据交换。这种方式的电路相对复杂，而且由于串行数据传输所固有的 速度低的缺陷限制了变频器的实际响应速度及数据返回的速度。由于电路相对复杂，因此 此类产品的成本及销售价格一般较高。另一方面，单片机在恶劣的工业环境下容易受到干 扰，使程序运行出现异常，导致通讯的可靠性下降。
技术实现思路
本技术所要解决的技术问题在于提供一种用于连接变频器与PR0FIBUS-DP 现场总线的适配器，可简化适配器的硬件电路结构，减小其体积及成本。本技术的一种用于连接变频器与PR0FIBUS-DP现场总线的适配器，包括用 于与PR0FIBUS-DP现场总线连接的接口 ；与所述接口相连的隔离芯片；与所述隔离芯片相 连的PR0FIBUS专用芯片，接收并处理来自所述隔离芯片的信号；与所述PR0FIBUS专用芯片 相连以与其进行数据传输交换的FPGA芯片；以及与所述FPGA芯片相连以与变频器进行并 行数据交换的并行接口。所述FPGA芯片包括NIOSII软核处理器以及与所述NIOSII软核处理器相连的外 围扩展逻辑时序功能模块，所述外围扩展逻辑时序功能模块用以驱动所述PR0FIBUS专用 芯片并与其进行数据传输交换。所述FPGA芯片还包括与所述NIOSII软核处理器相连的发送FIFO模块和接收 FIFO模块，来自所述NIOSII软核处理器的数据经所述发送FIFO模块传输到所述变频器，且 来自所述变频器的数据经所述接收FIFO模块传输到所述NIOSII软核处理器。所述适配器还包括与所述FPGA芯片相连的FPGA用程序存储器。所述适配器还包括与所述FPGA芯片相连的7位从站地址选择拨位开关。所述适配器还包括与所述隔离芯片的一次侧相连的终端电阻及上拉/下拉电阻 接入选择拨位开关。所述适配器还包括对所述用于与PR0FIBUS-DP现场总线连接的接口、隔离芯片及终端电阻及上拉/下拉电阻接入选择拨位开关供电的5V电源。所述适配器还包括对所述PR0FIBUS专用芯片、FPGA芯片、7位从站地址选择拨位 开关、FPGA用程序存储器及并行接口供电的3. 3V电源。所述隔离芯片为RS485芯片。所述并行接口配置为与所述变频器的接插口直接接插。本技术的适配器无需单片机，不但硬件电路结构简单，而且与变频器的数据 交换采用并行方式，有效地提高了变频器响应指令及数据返回的速度、在安装上通过并行 插口直接安装在变频器内部，提高了系统抗干扰能力，节省了硬件及安装费用，使用方便。附图说明图1示出了本技术适配器的硬件原理框图。图2示出了本技术适配器的FPGA芯片的内部框图。图3示出了本技术适配器的FPGA芯片内部构建的先入先出FIFO模块及CPU 功能的原理图。图4示出了本技术适配器与变频器的连接关系图。具体实施方式如图1所示，本技术的适配器主要包括用于与上位PR0FIBUS-DP现场总线 连接的接口 1 ；隔离芯片2，在本实施例中采用RS485芯片，即带隔离的485信号收发芯 片；PR0FIBUS专用芯片3，在本实施例中采用VPC3芯片；FPGA芯片4，在本实施例中采用 EP2C8T144芯片；7位从站地址选择拨位开关5 ；FPGA用程序存储器6，在本实施例中采用 EPCS4 ；与变频器连接的并行接口 7，在本实施例中采用60PIN插头；终端电阻及上拉/下拉 电阻接入选择拨位开关8 ；3. 3V电源9及5V电源10。具体的，上位PR0FIBUS-DP现场总线与该适配器的用于与上位PR0FIBUS-DP现场 总线连接的接口 1相连，通过RS485芯片2将信号送至PR0FIBUS专用芯片3，经过PR0FIBUS 专用芯片3处理及解析的数据以数据总线的方式与FPGA芯片4连接，进行数据的传输及交 换，数据在FPGA芯片4中进行处理后通过并行接口 7与变频器实现并行数据交换，从而实 现PR0FIBUS-DP的通讯适配功能。该适配器与变频器之间不采用串行通讯的方式，而采用 数据总线连接直接并行数据交换的方式，从而极大地提高数据交换的速率。本适配器一次 侧的用于与上位PR0FIBUS-DP现场总线连接的接口 1，RS485芯片2及拨位开关8的电源由 5V电源10提供，其它芯片的电源由3. 3V电源9提供，提高了系统的抗干扰性能。FPGA用 程序存储器6与FPGA芯片4相连，作为FPGA芯片的程序存储器。通过与FPGA芯片4相连 的7位从站地址选择拨位开关5进行从站地址的设定。通过与RS485芯片2的一次侧相连 的终端电阻及上拉/下拉电阻接入选择拨位开关8的设置可以选择是否采用终端电阻或是 否进行电平的上拉或下拉。本技术的适配器不采用单片机芯片，仅以FPGA加PR0FIBUS专用芯片及外围 电路的方式实现了 PR0FIBUS-DP适配器的功能。如图2-3所示，本技术的适配器中以FPGA芯片为处理器，取代原先的51单片 机+外围器件的方式。基于SOPC(片上可编程系统)技术和软核处理器NI0SII，以NIOSII软核处理器作为FPGA芯片的CPU ；外围则用VHDL语言设计了类似51单片机数据地址总 线的外围扩展逻辑时序功能模块，即构建了虚拟单片机，其与NIOSII软核处理器相连，该 虚拟单片机用于驱 动PR0FIBUS专用芯片并与其进行数据传输交换。再用该CPU设置读写 PR0FIBUS专用芯片的双端口 RAM(图未示)。把从双端口 RAM读出的通讯数据写入一个深 度为32字节的发送FIFO模块，利用FIFO的高速并行特性将数据传输到变频器的处理器， 随后变频器的处理器再将需要返回的数据通过写入另一个深度为32字节的接收FIFO模块 传输到CPU。如图4所示，本技术的适配器与上位机及变频器的连接关系为上位机的 PR0FIBUS-DP总线接口与本技术适配器的基板12上的接口 1相连，通过本技术适 配器基板12上的并行接口 7与变频器的主控板13上的选购件接插口 15直接接插以实现 数据线与地址线的直接连接，进行并行数据交换。本技术的适配器与变频器采用并行 接口直接接插，其与变频器可组成一个整体，从而提高了产品的安装性。综上所述，本技术是用于变频器与PR0FIBUS-DP现场总线进行通讯及控制的 适配器，本文档来自技高网...

【技术保护点】
一种用于连接变频器与ＰＲＯＦＩＢＵＳ－ＤＰ现场总线的适配器，其特征在于，包括：　　用于与ＰＲＯＦＩＢＵＳ－ＤＰ现场总线连接的接口（１）；　　与所述接口（１）相连的隔离芯片（２）；　　与所述隔离芯片（２）相连的ＰＲＯＦＩＢＵＳ专用芯片（３），接收并处理来自所述隔离芯片（２）的信号；　　与所述ＰＲＯＦＩＢＵＳ专用芯片（３）相连以与其进行数据传输交换的ＦＰＧＡ芯片（４）；以及　　与所述ＦＰＧＡ芯片（４）相连以与变频器进行并行数据交换的并行接口（７）。

【技术特征摘要】
一种用于连接变频器与PROFIBUS DP现场总线的适配器，其特征在于，包括用于与PROFIBUS DP现场总线连接的接口(1)；与所述接口(1)相连的隔离芯片(2)；与所述隔离芯片(2)相连的PROFIBUS专用芯片(3)，接收并处理来自所述隔离芯片(2)的信号；与所述PROFIBUS专用芯片(3)相连以与其进行数据传输交换的FPGA芯片(4)；以及与所述FPGA芯片(4)相连以与变频器进行并行数据交换的并行接口(7)。2.如权利要求1所述的适配器，其特征在于，所述FPGA芯片(4)包括NIOSII软核处理 器以及与所述NIOSII软核处理器相连的外围扩展逻辑时序功能模块，所述外围扩展逻辑 时序功能模块用以驱动所述PR0FIBUS专用芯片(3)并与其进行数据传输交换。3.如权利要求2所述的适配器，其特征在于，所述FPGA芯片(4)还包括与所述NIOSII 软核处理器相连的发送FIFO模块和接收FIFO模块，来自所述NIOSII软核处理器的数据经 所述发送FIFO模块传输到所述变频器，且来自所述变频器的数据经所述接收FIFO模块传 输到所述NIOSII软核处理器。...

【专利技术属性】
技术研发人员：朱浩，
申请(专利权)人：三垦力达电气江阴有限公司，
类型：实用新型
国别省市：31[中国|上海]