用于产生随机比特序列的装置和方法制造方法及图纸

一种用于产生随机比特序列的装置（１），具有数字环形振荡器电路（２），其带有至少一个第一反馈路径（Ｒ８）和第二反馈路径（Ｒ１４）。在此，在可预先给定的时刻进行反馈路径（Ｒ８，Ｒ１４）之间的切换，并且在环形振荡器电路（２）的输出节点（４）上能够提取具有随机的电平变化曲线的随机信号（ＯＳ）。

【技术实现步骤摘要】
【国外来华专利技术】本专利技术涉及一种用于产生随机比特和随机比特序列的装置和方法。这例如用于实 现随机数生成器。通常在安全重要的应用中需要以数字形式作为随机比特序列出现的随机数。例 如，在非对称鉴权方法中需要产生和使用随机数。尤其是在带有安全功能的RFID标签情况 下，要以特别低的硬件开销来产生相应的随机数。在此值得期望的是，仅仅使用能够成本低 廉地实现的数字逻辑电路。在过去，使用例如通过应用模拟噪声源(其信号被数字化)实现的随机数生成器。 然而，混合模拟/数字电路只能费事地实现。实际上仅仅具有数字逻辑电路的随机数生成器在WO 2006/015624A1中进行了描 述。在该国际专利申请中提出了利用由数字门构建的环形振荡器的随机相位波动。然而 根据WO 2006/015624A1，仅仅适用非常特别的环形振荡器，即Fibonacci或者Galois环形 振荡器，其具有特别的特性用于使用在随机数生成器中。在这样构建的电路的情况下所基 于的是，环形振荡器不允许具有固定点(Fixpimkte)。该条件尤其是针对Fibonacci或者 Galois振荡器电路通过数学方程来表示，根据WO 2006/015624A1必须满足这些数学方程。 在相应的实施情况下，因此首先检查是否环形振荡器具有固定点。由此，不利的是考虑的 振荡器电路的选择极为有限。因此，本专利技术的任务是，实现一种用于产生随机比特的改进的装置。该任务通过一种具有权利要求1所述的特征的装置来解决。相应地，用于产生随机比特序列的装置具有数字环形振荡器电路，其带有至少一 个第一反馈路径和第二反馈路径。在此，在可预先给定的时刻进行反馈路径之间的切换，并 且在环形振荡器电路的输出节点上可以提取具有随机的电平变化的随机信号。在数字环形振荡器电路的情况下，通常将非偶数数目的逻辑门反馈。也就是说，逻 辑门之一的输出端与另一逻辑门的输入端连接。由此，可以形成振荡器，这些振荡器在确定 的条件下给出不可预测的信号波形，即为随机信号。现在规定，设置多个可能的反馈路径， 可以在这些反馈路径之间切换。由此，可以实现随机信号的改进的随机的信号特性。通过切 换(该切换引起环形振荡器的变化的振荡特性)由此可以无需较大开销地产生随机比特。通过在用于实现振荡器而使用的半导体器件内的热学或者量子力学过程，例如形 成相位波动或者抖动，其导致随机的内部信号变化曲线或者电势变化曲线。逻辑器件，例如 非偶数数目的反相器电路，例如可以为了构建环形振荡器而级联状地耦合为环。通常，基本 的振荡频率取决于所使用的反相器电路或者逻辑电路的数目。通过在信号处理时由于各逻 辑器件而不同地出现的延迟，通常并不出现恒定的相位而是出现抖动，使得常常出现不规 则的信号波形。然而基本上由此不能得出在长的时期上也始终存在绝对随机的“振荡变化曲 线”。每个环形振荡器电路在其信号变化曲线中在其激活或者启动之后具有随机的时间上 的电平变化曲线，而该电平变化曲线原则上也会在起振过程之后汇入确定的变化曲线。而通过反馈路径的切换，防止了在例如固定点中的起振。例如可以受时钟控制地或者周期性地改变环形振荡器电路的相应的反馈。即使相应的环形振荡器的基本方案倾向 于周期性的振荡，并且该环形振荡器因此首先表现为不适于产生随机信号，也可通过切换 实现干扰这种在电势上周期性的振荡。由此，始终出现并非周期性的随机的振荡过程，从中 可以获得大的熵用于进一步产生随机的比特值。在此也可能的是，使用较短的Fibonacci 或者Galois环形振荡器，由此降低了硬件开销和实施开销。切换例如如下进行在至少两 个不同的Galois或者Fibonacci反馈之间切换。用于产生随机比特序列的装置因此尤其具有的优点是，它们可以简单地实施并且 不必进行计算(例如在现有技术中需要这些计算用于排除固定点)。由此，更多类型的振荡 器考虑作为环形振荡器电路。此外，在一个或者另外的工作状态中的一般环形振荡器(该 工作状态取决于所设置的反馈)具有的优点是甚至在达到固定点的情况下(这在所提出 的用于产生随机比特序列的装置中对于随机性的品质是无害的)，能量消耗也强烈地降低。 这尤其是在CMOS技术中实施相应的电路装置的情况下合乎实际情况。在反馈路径之间的切换能够实现使用仅仅较少的串联连接的逻辑器件。由此实现 了额外的能量节省。例如在一个实施例中仅仅附加地设置了一个电路装置，其在预先给定 的时刻进行反馈路径的切换。这例如可以根据开关信号来进行。开关信号优选对应于时钟， 由此周期性地进行在反馈路径之间的切换。通过成本特别低廉的实施(该实施优选仅仅具有数字器件)，以FPGA电路类型的 实现是特别有利的。FPGA理解为在数字技术中的可编程的集成电路。FPGA可以通过内部结 构的配置来“现场”地编程(FPGA =现场可编程门阵列)，其中逻辑门可以形成这些内部结 构。当然，用于产生随机数的相应的装置也可以实施为专用集成电路(ASIC [Application Specific Integrated Circuit)，例如在CMOS中。当例如替换或者改装已经使用的较老的 随机比特生成器时，相对于通常的用于产生随机信号的电路装置改进的装置也可以由分立 器件构建，以便提高所产生的信号的随机性。在该装置的一个实施形式中，设置有耦合到输出节点上的缓存元件，该缓存元件 根据随机信号来存储逻辑电平。例如可能的是，将缓存元件构造为触发器，其在经过可预先确定的逻辑阈值时变 换其内部存储的状态。已知的触发器例如在耦合输入的随机信号的每个上升或者下降信 号沿变换内部存储的逻辑状态。也就是说，只要随机信号在两个逻辑电平之间不规则地波 动，则缓存元件提供随机比特值，其取决于例如随机信号的上升或者下降沿的不可确定的 数目。例如，缓存元件可以存储对应于随机信号的逻辑电平。在此可能的是，缓存元件例如触发器根据采样信号存储对应于随机信号的逻辑电 平。采样信号(例如外部的时钟信号)导致在确定的时刻随机信号的电平被缓存元件检测 并且用作随机比特或者也引起在缓存元件中的所存储的逻辑电平的反转。用于在反馈路径 之间的切换的开关信号可以优选具有比采样信号更高的频率。然而同样可能的是，启动信 号、切换信号和采样信号具有相同的频率、并且同步或者相对于彼此在时间上偏移。后一种 情况具有的优点是，对于信号不需要不同的信号生成装置。用于重新启动环形振荡器的相应的启动信号例如可以由矩形信号生成装置来提 供，其产生具有变换的逻辑电平的启动信号。就此而言，所使用的环形振荡器电路规则地重 新启动并且表现出随机的起振特性。在该装置的一个优选的实施形式中，设置有控制装置，其例如根据编程引起在输 出节点或者缓存元件上提取随机比特值和/或产生启动信号和/或切换信号。产生随机比特序列尤其是可以通过连接到输出节点上的触发器在随机信号的每 个0-1过程中的反转来实现，其中随机比特也可以通过该触发器的缓存的逻辑电平的周期 性的采样或者取样来确定。本专利技术还规定使用数字环形振荡器电路，该数字环形振荡器电路带有至少一个第 一反馈路径和第二反馈路径。在此，将相应的反馈路径在预先给定的时刻切换，并且在环形 振荡器的输出节点上可以提取具有随机电平变化曲线的随机信号。这用于产生至少一个随 机比特。在本发本文档来自技高网...

【技术保护点】
一种用于产生随机比特序列的装置（１），具有数字环形振荡器电路（２），该数字环形振荡器电路（２）带有至少一个第一反馈路径（Ｒ８）和第二反馈路径（Ｒ１４），并且其构造为使得在能预先给定的时刻进行在反馈路径（Ｒ８，Ｒ１４）之间的切换，其中在该环形振荡器电路（２）的输出节点（４）上能够提取具有随机的电平变化曲线的随机信号（ＯＳ）。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：M迪希特尔，
申请(专利权)人：西门子公司，
类型：发明
国别省市：DE[德国]