在硅上形成缓冲层构造的方法以及由此形成的结构技术

公开了形成微电子器件的方法和相应结构。这些方法可以包括在衬底上形成ＧａＳｂ成该层，在ＧａＳｂ成核层上形成Ｇａ（Ａｌ）ＡｓＳｂ缓冲层，在Ｇａ（Ａｌ）ＡｓＳｂ缓冲层上形成Ｉｎ０．５２Ａｌ０．４８Ａｓ底部势垒层，以及在Ｉｎ０．５２Ａｌ０．４８Ａｓ底部势垒层上形成渐变ＩｎｘＡｌ１－ｘＡｓ层，因而能够制造出低缺陷、器件级ＩｎＧａＡｓ基量子阱结构。

【技术实现步骤摘要】
【国外来华专利技术】在硅上形成缓冲层构造的方法以及由此形成的结构
技术介绍
各种电子、光电子器件可以通过在元素硅(Si)衬底上形成驰豫的晶格常数的 III-V族半导体薄膜而实现。能够获得III-V族材料的性能优点的表面层可以用于各种高 性能的电子器件，例如互补金属氧化物半导体(CMOS)以及由极高迁移率材料制成的量子 阱(QW)晶体管，该极高迁移率材料例如但不限于锑化铟(InSb)，砷化铟镓(InGaAs)和砷化 铟(InAs)。附图说明在说明书以权利要求为总结来具体指出并清楚地主张何为本专利技术来的同时，通过 结合附图来阅读专利技术的以下描述从而能够更容易地获悉本专利技术的优点，其中图Ia-Ig表示根据本专利技术的一个实施例的结构。图2表示根据本专利技术的一个实施例的能带图。图3表示根据本专利技术的一个实施例的流程图。具体实施例方式在下述的详细说明中，参照附图，这些附图以例证的方式示出其中可以实施本发 明的具体实施例。这些实施例描述得足够详细以使本领域技术人员能够实施专利技术。可以理 解的是专利技术的各个实施例，尽管不同，但不必然互斥。例如，本文描述的与一个实施例有关 的一个特定的特征，结构，或者特性，在不脱离专利技术的精神和范围的情况下可以在其他实施 例中实现。另外，可以理解的是，每个公开的实施例中的个体元件的位置或排列，在不脱离 专利技术的精神和范围的情况下可以修改。因此，以下的详细说明不具有限制意义，本专利技术的范 围仅由所附权利要求限定，其恰当地解释为连同对权利要求所赋予的等同物的全部范围。 在图中，贯穿若干视图的相同的数字对应相同或者相似的功能特征。描述了形成微电子结构的方法以及相应的结构。这些方法可以包括在衬底上形成 GaSb成核层，在GaSb成核层上形成Ga (Al) AsSb渐变缓冲层(gradedbuffer layer)，在渐 变缓冲层上形成晶格匹配InAlAs底部势垒层，以及在底部势垒层上形成InxAlhAs渐变缓 冲层。然后InGaAs器件层可以生长在InxAlhAs渐变缓冲层上，其中InxAlhAs渐变缓冲 层用作势垒层，同时用作变组分高电子迁移率晶体管(metamorphic HEMT)应用的器件隔离 层。本专利技术的方法能够在具有匹配的晶格、热和极性特性的硅衬底上生长III-V族材料。晶体缺陷可以由III-V族半导体外延层和硅半导体衬底之间的晶格失配，极性与 非极性失配和热失配产生。这种失配能够导致不良电特性，例如低载流子迁移率和高漏电。 当外延层和衬底之间的晶格失配超过少许百分比时，失配引起的应变会变得很大，而且当 这样的外延膜释放晶格失配应变时可能会产生缺陷。许多缺陷，例如螺旋位错(threading dislocation)和孪晶(twin)，趋向于蔓延 至半导体器件所处位置的“器件层”中。这些缺陷可能对在硅衬底上集成高品质InGaAs材 料引起严重的问题。现有技术的形成在硅上被覆有GaAs的硅上的高品质InGaAs薄膜结构已经显示出包含大量的缺陷和位错，它们可能在约lelOcnT2数量级。本专利技术的实施例能够 在硅上制造低缺陷、器件级InGaAs层和InGaAs基QW结构，同时保持出色的结构特性和电 特性。例如，图Ia-Ig举例说明了形成微电子结构，例如砷化铟镓(InGaAs)基半导体器 件的方法的实施例。在一些实施例中，为了低助率和高速III-V族化合物半导体基互补型 硅上金属(metal on silicon)器件(CMOS)应用，可以形成缓冲构造用于在硅衬底上集成 高电子迁移率η-沟道InGaAs器件结构。在一些实施例中，缓冲构造可以过渡(bridge)有 源InGaAs沟道层和硅衬底之间的材料失配问题。例如，附图Ia举例说明了衬底100，例如硅衬底的一部分的截面图。在一个实 施例中，例如，结构100可以包括衬底100，衬底100可以包括高电阻率，例如但不限于约 1 ohm-cm至约50kohm-cm，且可以是η型或者ρ型硅衬底。在各种实施例中，衬底100可以 是高电阻率η型或者ρ型(100)偏轴取向(off-oriented)的硅衬底100，然而就这点而言 本专利技术的范围不被限制。在一个实施例中，衬底100可以具有通过从晶锭上偏轴切割衬底 100所制备的邻近面(vicinal surface)。在一实施例中，可以在朝(110)方向约2至8度之间的角度偏轴切割衬底100， 以得到具有台阶的表面。在其他实施例中，可以使用其它偏轴切面取向或者没有偏轴切面 (off-cut)的衬底100。这样的高电阻率衬底100可以用于器件隔离。此外，例如，衬底100 的偏轴切割可以当在衬底100上生长后续的层，例如可以在衬底100上生长后续III-V族 层时，消除反相边界中的反相晶畴。成核层102可以形成在衬底100上(图lb)。成核层102可以包含非常薄的，低熔 点材料，例如一个实施例中的GaSb。在一个实施例中，成核层102可以包含低带隙GaSb成核 层102。在一个实施例中，GaSb成核层102可以包括约50埃至约300埃之间的厚度。GaSb 成核层102可以消除反相晶畴以及可以促进潜极性衬底(virtual polar substrate) 100 的构建。GaSb成核层102的相对低的熔点可以促进缺陷的消除/滑移。使用低温GaSb成 核层102有利于停止缺陷的蔓延。成核层102可以通过金属有机化学气相沉积(MOCVD)或者分子束外延(MBE)工 艺，或者其他类似工艺形成。在一个实施例中，可以使用成核层102填充具有GaSb材料的 双层原子层的最低的硅衬底100台阶，来制造无反相晶畴的潜极性衬底。在一些实施例中， 成核层102的形成可以在约摄氏400摄氏度到约500摄氏度之间的温度进行。成核层102可以用来使位错滑移以及可以将硅衬底100和随后形成在成核层102 上的缓冲层104之间的晶格失配控制在约4%至约8%之间(图Ic)。在一个实施例中，缓 冲层104可以包括大带隙Ga(Al)AsSb缓冲层104。在一个实施例中，Ga(Al)AsSb缓冲层 104的厚度可以在约0. 3 μ m至约5 μ m之间。在一个实施例中，缓冲层104可以生长为晶 格匹配于可以随后形成在缓冲层104之上的具有约5. 869埃的晶格常数的Ina52Ala48As材 料。由于在一些实施例中可以包括渐变缓冲层104的缓冲层104的大带隙，缓冲层104 也可以用作衬底100上的器件隔离层。例如50/50AlGa混合物可以与GaSb成核层102混 合，并且可以生长/渐变成与后续形成的InAlAs层晶格匹配。在一个实施例中，AlAs的晶 格常数可以为约5. 661埃以及GaAs的晶格常数可以为约5. 6532埃。例如，缓冲层104可5以通过MOCVD，MBE，化学气相沉积(CVD)，以及其它任何合适的技术来形成。缓冲层104的 优点在于，因为在薄GaSb成核层102和可以随后形成在在缓冲层104之上的InAlAs底部 势垒层之间仅仅单台阶的Ga(Al)AsSb缓冲层104是必需的，因而相对薄层的缓冲层104可 以是足够的。底部势垒层106可以形成在缓冲层104之上(图Id)。在一个实施例中，底部势垒 层106可以包括用于InGaAs基量子阱结构的晶格匹配的In本文档来自技高网...

【技术保护点】
一种方法，包括：在衬底上形成ＧａＳｂ成核层；在ＧａＳｂ成核层上形成Ｇａ（Ａｌ）ＡｓＳｂ缓冲层；在Ｇａ（Ａｌ）ＡｓＳｂ缓冲层上形成Ｉｎ↓［０．５２］Ａｌ↓［０．４８］Ａｓ底部势垒层；以及在Ｉｎ↓［０．５２］Ａｌ↓［０．４８］Ａｓ底部势垒层上形成渐变Ｉｎ↓［ｘ］Ａｌ↓［１－ｘ］Ａｓ层。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：MK胡戴特，PG托尔钦斯基，LA周，D劳比彻夫，JM法斯特诺，AWK刘，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[]