数据写入方法及闪存控制器与闪存存储系统技术方案

本发明专利技术涉及一种数据写入方法及闪存控制器与闪存存储系统，其中数据写入方法，用于将来自于主机系统的数据写入至闪存芯片中，包括配置多个逻辑页地址；将逻辑页地址分组为多个逻辑区块；以及记录每一逻辑区块的数据散乱度。也包括从主机系统中接收写入数据；判断主机系统欲写入的逻辑地址所属的逻辑区块；以及依据欲写入的逻辑区块的数据散乱度来将此写入数据写入至闪存芯片中，其中每一逻辑区块的数据散乱度皆不大于逻辑区块数据散乱度阈值。本发明专利技术提供的数据写入方法及闪存控制器与闪存存储系统，可有效地缩短执行主机写入指令所需的时间。

【技术实现步骤摘要】

本专利技术涉及一种用于闪存的数据写入方法，尤其涉及一种能够有效率地将数据写 入至闪存的数据写入方法以及使用此方法的闪存控制器与闪存存储系统。
技术介绍
由于闪存(Flash Memory)具有数据非挥发性、省电、体积小与无机械结构等特性， 最适合使用于由电池供电的可携式电子产品上。例如，固态硬盘就是一种以NAND闪存作为 存储媒体的存储装置，并且已广泛配置于笔记型电脑中作为主要的存储装置。一般来说，闪存存储装置的闪存芯片(chip)会划分为多个实体区块，其中实体区 块还划分为多个实体页面，而实体区块是闪存的抹除单位并且实体页面是闪存的写入单 位。由于在程式化闪存的记忆胞时，仅能执行单向的程式化(即，仅能将记忆胞的值由1程 式化为0)，因此无法对已程式化的实体页面(即，存有旧数据的页面)直接进行写入，而是 必须先将此实体页面抹除后方可重新程式化。特别是，由于闪存的抹除是以实体区块为单 位，因此当欲将存有旧数据的实体页面执行抹除运作时，必须对此实体页面所属的整个实 体区块进行抹除。因此，闪存芯片的实体区块会被区分为数据区与备用区，其中数据区的 实体区块是已被使用来存储数据的实体区块，而备用区中的实体区块是未被使用的实体区 块，其中当主机系统欲写入数据至闪存存储装置时，闪存存储装置的控制电路会从备用区 中提取实体区块来写入数据，并且将所提取的实体区块会关联为数据区。并且，当数据区的 实体区块被执行抹除运作(erase operation)后，已抹除的实体区块会被关联为备用区。由于主机系统是以逻辑地址来进行写入，并且主机系统写入数据至逻辑地址时经 常不会依据逻辑地址的顺序来写入。基此，当闪存存储装置需要对实体区块进行抹除运作 时，闪存存储装置需要花费相当大的时间来整理实体区块中的有效数据与无效数据。因此， 如何提升在闪存写入数据的速度是此领域技术人员所致力的目标。
技术实现思路
本专利技术的目的是提供一种数据写入方法，其能够有效地缩短写入数据至闪存的时 间。本专利技术的又一目的是提供一种闪存控制器，其能够有效地缩短写入数据至闪存的 时间。本专利技术的另一目的是提供一种闪存存储系统，其能够有效地缩短写入数据至闪存 的时间。本专利技术实施例提供一种数据写入方法，用于将来自于主机系统的数据写入至闪存 芯片中，其中此闪存芯片包括多个实体区块，每一实体区块具有多个实体页地址。本数据写 入方法包括配置多个逻辑页地址；将逻辑页地址分组为多个逻辑区块；以及记录每一逻辑 区块的数据散乱度，其中每一逻辑区块的数据散乱度为用于存储属于对应的逻辑区块的数 据的实体区块的数目。本数据写入方法也包括从主机系统中接收写入数据，其中此写入数据是被写入至逻辑页地址之中的一第一逻辑页地址，并且此第一逻辑页地址属于逻辑区块 之中的一第一逻辑区块。本数据写入方法还包括取得实体页地址之中的一第一实体页地 址。本数据写入方法还包括依据第一逻辑区块的数据散乱度以及所取得的第一实体页地址 来将此写入数据写入至闪存芯片中，其中每一逻辑区块的数据散乱度皆不大于一逻辑区块 数据散乱度阈值。本专利技术实施例提供一种闪存控制器，用于将来自于主机系统的数据写入至闪存芯 片中，其中此闪存芯片包括多个实体区块，且每一实体区块具有多个实体页地址。本闪存控 制器包括微处理器单元、闪存接口单元、主机接口单元与存储器管理单元。闪存接口单元 电性连接至微处理器单元，用以电性连接至上述闪存芯片。主机接口单元电性连接至微处 理器单元，用以电性连接至主机系统。存储器管理单元电性连接至微处理器单元，用以配置 多个逻辑页地址，将逻辑页地址分组为多个逻辑区块，并且记录每一逻辑区块的数据散乱 度，其中每一逻辑区块的数据散乱度为用于存储属于对应的逻辑区块的数据的实体区块的 数目。此外，主机接口单元从主机系统中接收一写入数据，其中此写入数据是被写入至逻辑 页地址之中的一第一逻辑页地址，并且第一逻辑页地址属于逻辑区块之中的一第一逻辑区 块。另外，存储器管理单元取得实体页地址之中的一第一实体页地址。再者，存储器管理单 元依据第一逻辑区块的数据散乱度以及所取得的第一实体页地址来将此写入数据写入至 闪存芯片中，其中每一逻辑区块的数据散乱度皆不大于一逻辑区块数据散乱度阈值。本专利技术实施例提供一种闪存存储系统，其包括闪存芯片、连接器与闪存控制器。闪 存芯片具有多个实体区块并且每一实体区块具有多个实体页地址。连接器用以电性连接至 主机系统。闪存控制器电性连接至闪存芯片与连接器，用以配置多个逻辑页地址，将逻辑页 地址分组为多个逻辑区块，并且记录每一逻辑区块记录的数据散乱度，其中每一逻辑区块 的数据散乱度为用于存储属于对应的逻辑区块的数据的实体区块的数目。此外，闪存控制 器从主机系统中接收一写入数据，其中此写入数据是被写入至逻辑页地址之中的一第一逻 辑页地址，并且此第一逻辑页地址属于逻辑区块之中的一第一逻辑区块。另外，闪存控制器 取得实体页地址之中的一第一实体页地址。再者，闪存控制器依据第一逻辑区块的数据散 乱度以及所取得的第一实体页地址来将此写入数据写入至闪存芯片中，其中每一逻辑区块 的数据散乱度皆不大于一逻辑区块数据散乱度阈值。基于上述，本专利技术实施例能够避免所存储的数据过于分散，由此有效地缩短执行 主机写入指令的时间。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并结合附图作详 细说明如下。附图说明图IA是本专利技术第一实施例使用闪存存储装置的主机系统的结构示意图。图IB是本专利技术实施例的电脑、输入/输出装置与闪存存储装置的示意图。图IC是本专利技术另一实施例的主机系统与闪存存储装置的示意图。图ID是图IA中闪存存储装置的结构示意图。图2是本专利技术另一实施例的闪存控制器的结构示意图。图3A是本专利技术第一实施例的闪存芯片的结构示意图。图;3B是本专利技术第一实施例的逻辑页地址与实体页地址的映射示意图。图4A与图4B是本专利技术第一实施例的一逻辑页转实体页映射表及实体页转逻辑页 映射表的示意图。图5A与图5B是本专利技术第一实施例的另一逻辑页转实体页映射表及实体页转逻辑 页映射表的示意图。图6A与图6B是本专利技术第一实施例的又一逻辑页转实体页映射表及实体页转逻辑 页映射表的示意图。图7A、图7B与图7C是本专利技术第一实施例的一数据写入示意图< 图8A与图8B是本专利技术第一实施例的另一数据写入示意图。 图9A与图9B是本专利技术第一实施例的又一数据写入示意图。 图10是本专利技术第一实施例的数据写入方法的流程图。 图11是图10中步骤S1007的详细步骤的流程图。 图12A与图12B是本专利技术第二实施例的一数据写入示意图。 图13A与图1 是本专利技术第二实施例的另一数据写入示意图。 图14A与图14B是本专利技术第二实施例的又一数据写入示意图。 图15是本专利技术第二实施例的数据写入方法的流程图。 图16A与16B是图15中步骤S1507的详细步骤的流程图。 主要元件符号说明1000 主机系统； 1102 微处理器； 1106:输入/输出装置； 1110:数据传输接口 ； 1204 键盘； 1208 打印机； 1214 存储卡； 1310 数码相机； 1314 =MMC 卡； 1318 =CF 卡； 100:闪存存储装置; 104、104'闪存控制器 122-(0) 本文档来自技高网...

【技术保护点】
一种数据写入方法，用于将来自于一主机系统的数据写入至一闪存芯片中，其中所述闪存芯片包括多个实体区块，每一所述实体区块具有多个实体页地址，所述数据写入方法包括：配置多个逻辑页地址；将所述多个逻辑页地址分组为多个逻辑区块；记录每一所述逻辑区块的一数据散乱度，其中每一所述逻辑区块的数据散乱度为用于存储属于对应的逻辑区块的数据的实体区块的数目；从所述主机系统中接收一写入数据，其中所述写入数据是欲被写入至一第一逻辑页地址，所述第一逻辑页地址属于一第一逻辑区块，所述第一逻辑页地址为所述多个逻辑页地址的其中之一，且所述第一逻辑区块为所述多个逻辑区块的其中之一；取得一第一实体页地址，其中所取得的第一实体页地址为所述多个实体页地址的其中之一；以及依据所述第一逻辑区块的数据散乱度以及所取得的第一实体页地址来将所述写入数据写入至所述闪存芯片中，其中每一所述逻辑区块的数据散乱度皆不大于一逻辑区块数据散乱度阈值。

【技术特征摘要】

【专利技术属性】
技术研发人员：叶志刚，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]