ＭＯＳ器件掺杂缺陷的检测方法技术

本发明专利技术提供了一种ＭＯＳ器件掺杂缺陷的检测方法，包括步骤：预先建立缺陷模型库；提供待检测ＭＯＳ器件，所述待检测ＭＯＳ器件包括位于半导体器件上与半导体器件连通的金属插塞；利用扫描电子显微镜对所述ＭＯＳ器件表面进行测试得到测试图，所述测试图包括金属插塞对应的图形；利用所述测试图和所述缺陷模型图比对，当所述测试图中金属插塞对应的图形和所述缺陷模型图中金属插塞对应的图形亮度越接近，则所述待检测ＭＯＳ器件存在掺杂缺陷的区域和该缺陷模型图对应的ＭＯＳ器件缺失的掺杂区域越接近。利用本发明专利技术简化了检测步骤，提高了检测的精确度。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种MOS器件掺杂缺陷的检测方法。
技术介绍
在MOS器件的制造中，离子掺杂是一种常用的技术手段，例如阱区的掺杂、深阱区 的掺杂、源/漏轻掺杂区、源/漏重掺杂区以及口袋区等等都要用到离子掺杂工艺。在上述 离子掺杂工艺中如果存在缺陷，则对MOS器件的性能会造成较大的影响，因此在现有技术 中通常都要通过对集成电路芯片的失效分析而对离子掺杂的缺陷进行测试。掺杂工艺形成的缺陷很难通过表面形貌来判断，在排除其它可见缺陷的基础上， 通常是通过结合经验推断存在这种缺陷的可能性，这样就存在相当的不确定性。另外，也可 以通过扫描电容显微镜(SCM，Scanning CapacitanceMicroscopy)和扫描电子显微镜来判 定。电容显微镜技术是通过捕捉表面电阻的变化来成像的，其设备昂贵，操作复杂，并 且测试样品的制备要求很高，通常需要去除多晶硅，保留深阱区，因此制备非常困难，而且 定位困难、成功率不高。鉴于上述缺点，电容显微镜技术在检测掺杂缺陷方面的实用性不尚ο扫描电子显微镜的电压亮度对比技术也是常见和实用的掺杂缺陷检测手段，扫描 电子显微镜通过PN结表面的金属插塞来收集表面结反射的二次电子的多寡，呈现出明暗 对比的图像。具体地，当PN结正偏或导通时，二次电子反射率最高，金属插塞表面为“亮”； 当PN结反偏时，二次电子反射率低，金属插塞表面为“灰”；当结断开时，二次电子反射率最 低，金属插塞表面为“暗”，所述“灰”介于“亮”和“暗”之间。在离子掺杂工艺中，掺杂离子 的浓度不同可导致扫描电子显微镜呈现出不同亮度的图像，从而可以根据图像的明亮程度 判断离子掺杂的工艺是否存在缺陷。通常地，采用扫描电子显微镜测试后，人们利用肉眼来 观察测试图上的明亮程度和图形区域，这样就存在对图形区域定位困难和对明亮程度的判 断不准确的问题，因此测试的精确度较差。
技术实现思路
本专利技术解决的技术问题是提供一种MOS器件掺杂缺陷的检测方法可以提高检测 的精确度。本专利技术的MOS器件掺杂缺陷的检测方法，包括步骤预先建立缺陷模型库，所述缺陷模型库包括掺杂区域缺失的MOS器件以及其对应 的扫描电子显微镜测试图，即缺陷模型图，所述缺陷模型图包括源极/漏极上的金属插塞 所对应的图形；提供待检测MOS器件，所述待检测MOS器件包括位于半导体器件上与半导体器件 连通的金属插塞；利用扫描电子显微镜对所述MOS器件表面进行测试得到测试图，所述测试图包括金属插塞对应的图形；利用所述测试图和所述缺陷模型图比对，当所述测试图中金属插塞对应的图形和 所述缺陷模型图中金属插塞对应的图形亮度越接近，则所述待检测MOS器件存在掺杂缺陷 的区域和该缺陷模型图对应的MOS器件缺失的掺杂区域越接近。优选的，所述金属插塞包括位于源极/漏极上与源极/漏极连通的第一金属插塞， 位于栅极上与栅极连通的第二金属插塞；所述利用所述测试图和所述缺陷模型图比对的步骤包括比较所述测试图中第一 金属插塞对应的图形和所述缺陷模型图中源极/漏极上的第一金属插塞对应的图形；比较 所述测试图中第二金属插塞对应的图形和所述缺陷模型图中栅极上的第二金属插塞对应 的图形。优选的，所述建立缺陷模型库的步骤包括提供所述存在掺杂缺失的MOS器件，所述掺杂缺失的MOS器件包括位于源极/漏 极上与源极/漏极连通的第一金属插塞，位于栅极上与栅极连通的第二金属插塞；利用扫描电子显微镜对所述源极/漏极上的第一金属插塞和栅极上的第二金属 插塞进行测试，得到所述缺陷模型图。优选的，还包括步骤提供存在掺杂缺失的MOS器件和不存在掺杂缺失的MOS器件；将所述待检测MOS器件的栅极、所述存在掺杂缺失的MOS器件的栅极和所述不存 在掺杂缺失的MOS器件的栅极相连，并且连接到第一金属层；将所述待检测MOS器件的源极、所述存在掺杂缺失的MOS器件的源极和所述不存 在掺杂缺失的MOS器件的源极相连，并且连接到第二金属层；将所述待检测MOS器件的的漏极、所述存在掺杂缺失的MOS器件的漏极和所述不 存在掺杂缺失的MOS器件的漏极相连，并且连接到第三金属层；向第一金属层、第二金属层、第三金属层施加电压，并测试所述待检测MOS器件、 所述存在掺杂缺失的MOS器件和所述不存在掺杂缺失的MOS器件的电学特性曲线；利用所述待检测MOS器件的电学特性曲线与所述存在掺杂缺失的MOS器件和所述 不存在掺杂缺失的MOS器件的电学特性曲线进行比对，从而得到所述待检测MOS器件的存 在掺杂缺陷的区域。优选的，将所述待检测MOS器件的衬底、所述存在掺杂缺失的MOS器件的衬底和所 述不存在掺杂缺失的MOS器件的衬底相连，并且连接到第四金属层，所述第四金属层接地。优选的，所述存在掺杂缺失的MOS器件包括深阱区缺失的MOS器件、沟道掺杂区缺 失的MOS器件、源/漏轻掺杂区缺失的MOS器件、源/漏重掺杂区缺失的MOS器件以及口袋 区缺失的MOS器件。优选的，所述不存在掺杂缺失的MOS器件包括深阱区、沟道掺杂区、源/漏轻掺杂 区、源/漏重掺杂区以及口袋区。优选的，所述电学特性曲线包括Vg-Id-Vd曲线、Vg-Ig-Vd曲线、Vg-Is-Vs曲线或 Vg-Ig-Vs 曲线。优选的，所述Vg-Id-Vd曲线的测量方法包括Vg变化，测量Id-Vd或者固定VcUiJ 量 Id-Vg。5和现有技术相比本专利技术的优点在于通过建立缺陷模型库，从而可以预先获得掺杂区域缺失的MOS器件及其对应的缺 陷模型图，从而在对待检测的MOS器件检测的时候，就可以利用测试图和缺陷模型图比对， 当所述测试图中金属插塞对应的图形和所述缺陷模型图中金属插塞对应的图形亮度越接 近，则所述待检测MOS器件存在掺杂缺陷的区域和该缺陷模型图对应的MOS器件缺失的掺 杂区域越接近。这样就可以更加准确的定位存在缺陷的掺杂区域，以及缺陷的严重程度，因 此提高了掺杂缺陷检测的精确度。附图说明通过附图中所示的本专利技术的优选实施例的更具体说明，本专利技术的上述及其它目 的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按 实际尺寸等比例缩放绘制附图，重点在于示出本专利技术的主旨。图1为本专利技术的掺杂缺陷的检测方法流程图；图2所示为N型源/漏极轻掺杂区缺失的MOS器件的结构示意图；图3为图2所对应的N型源/漏极轻掺杂区缺失的MOS器件的缺陷模型图；图4所示为P型沟道掺杂区缺失的MOS器件的结构示意图；图5所示为N型深阱区缺失的MOS器件的结构示意图；图6所示为P型源/漏重掺杂区缺失的MOS器件的结构示意图；图7所示为P型口袋区缺失的MOS器件的结构示意图；图8为待测试MOS器件的结构示意图；图9为本专利技术的源/漏轻掺杂区的MOS器件存在缺陷的测试图；图10为电性测试的测试结构示意图。具体实施例方式从
技术介绍
可知现有的掺杂缺陷的检测方法成功率和实用性都不高，因此本专利技术 经过研究得出一种掺杂缺陷的检测方法。本专利技术通过建立缺陷模型库，从而可以预先获得掺杂区域缺失的MOS器件及其对 应的缺陷模型图，从而在对待检测的MOS器件检测的时候，就可以利用测试图和缺陷模型 图比对，当所述测试图中第一金属插塞对应的图形和所述缺陷模型图中源极/漏极上的金 属插塞对应的图形亮度越接近，则所述待检测M本文档来自技高网...

【技术保护点】
一种ＭＯＳ器件掺杂缺陷的检测方法，其特征在于，包括步骤：预先建立缺陷模型库，所述缺陷模型库包括掺杂区域缺失的ＭＯＳ器件以及其对应的扫描电子显微镜测试图，即缺陷模型图，所述缺陷模型图包括半导体器件上的金属插塞所对应的图形；提供待检测ＭＯＳ器件，所述待检测ＭＯＳ器件包括位于半导体器件上与半导体器件连通的金属插塞；利用扫描电子显微镜对所述ＭＯＳ器件表面进行测试得到测试图，所述测试图包括金属插塞对应的图形；利用所述测试图和所述缺陷模型图比对，当所述测试图中金属插塞对应的图形和所述缺陷模型图中金属插塞对应的图形亮度越接近，则所述待检测ＭＯＳ器件存在掺杂缺陷的区域和该缺陷模型图对应的ＭＯＳ器件缺失的掺杂区域越接近。

【技术特征摘要】

【专利技术属性】
技术研发人员：蔡建瓴，杜建，王德进，张克云，方浩，
申请(专利权)人：无锡华润上华半导体有限公司，无锡华润上华科技有限公司，
类型：发明
国别省市：32[中国|江苏]