一种基于ＳＲＡＭ型ＦＰＧＡ配置、刷新一体化装置制造方法及图纸

一种基于ＳＲＡＭ型ＦＰＧＡ配置、刷新一体化装置，包括ＰＲＯＭ读写模块、ＦＰＧＡ配置刷新模块、控制模块和电源模块，控制模块分别与ＰＲＯＭ读写模块和ＦＰＧＡ配置刷新模块数据线连接，ＰＲＯＭ读写模块和ＦＰＧＡ配置刷新模块通过数据线连接，电源模块分别与ＰＲＯＭ读写模块、ＦＰＧＡ配置刷新模块和控制模块连接为其他模块提供电源。本实用新型专利技术将ＰＲＯＭ读写模块、ＦＰＧＡ配置刷新模块、控制模块集成在一个芯片上，ＦＰＧＡ配置刷新模块实现了配置、刷新一体化，把配置和刷新结合在一起，同时完成配置、刷新功能；本实用新型专利技术把配置数据和刷新数据分区存放，利用ＦＰＧＡ配置片选信号实现配置数据或刷新数据的选择、利用相同的接口时序实现配置或刷新数据的读写，简化了电路逻辑，提高了配置、刷新接口电路的可靠性。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种基于SRAM型FPGA配置、刷新装置，特别是涉及一种配置、刷新一体化的装置，属于电子

技术介绍
配置存储区发生单粒子翻转(Single Event Upset :SEU)是制约基于SRAM型FPGA在空间应用的主要原因。 国内外对基于SRAM型FPGA空间应用抗SEU主要集中在理论方法研究和试验效果介绍方面。 (1)空间应用抗SEU措施介绍 如Xilinx公司的技术文档XAPP181. pdf、XAPP216. pdf、XAPP779. pdf等，就是针对空间单粒子翻转问题，介绍了利用Xilinx公司基于SRAM型FPGA提供的部分重配置功能实现配置内存抗SEU方法。 (2)抗SEU措施试验效果介绍 在2008年的IEEE RADECS07 (the 9th European Conference Radiation andItsEffects on Components and Systems)上，Melanie Berg等提出利用刷新缓解空间应用SEU问题，并对内刷新方法(通过ICAP接口进行配置内存重加载)和外刷新方法(通过Select MAP接口进行配置内存重加载)效果进行了试验分析，得出的结论是外刷新方法的性能优于内刷新方法。 目前国内外对基于SRAM型FPGA空间应用抗SEU问题存在如下不足 (1)国外对刷新方法缓解空间应用SEU问题有报道，但是具体的刷新方案、刷新数据生成方法、刷新流程及刷新电路没有详细、明确介绍； (2)现有刷新电路时序都是基于配置数据的，没有做到刷新接口电路与配置数据的分离； (3)现有的装置对配置和刷新都是独立进行，未见有把二者结合起来，形成一体化配置、刷新电路。
技术实现思路
本技术的技术解决问题是克服现有技术的不足，提供一种能同时具备配置、刷新功能、能有效解决配置内存SEU累积问题的基于SRAM型FPGA配置、刷新一体化装置。 本技术的技术解决方案是一种基于SRAM型FPGA配置、刷新一体化装置，其特征在于包括PROM读写模块、FPGA配置刷新模块、控制模块和电源模块，控制模块分别与PROM读写模块和FPGA配置刷新模块通过信号连接，PROM读写模块和FPGA配置刷新模块通过控制信号和数据总线连接，电源模块分别与PROM读写模块、FPGA配置刷新模块和控制模块连接为其他模块提供电源； 其中PROM读写模块包括读PROM时钟接口 、 PROM片选接口 、 PROM复位接口和读PROM数据接口 ， FPGA配置刷新模块包括FPGA配置时钟接口 、 FPGA配置片选接口 、 FPGA配置读写选择接口 、 FPGA初始化清零接口 、 FPGA初始化完成标志接口 、 FPGA配置刷新成功标志接口 、 FPGA工作状态标志接口和写FPGA配置数据接口 ，控制模块包括输入时钟接口 、遥控加载控制接口 、遥控刷新控制接口和内部定时时钟，电源模块包括电源接口和电源地接□; 外部时钟和控制信号通过控制模块的输入时钟接口 、遥控加载控制接口 、遥控刷新控制接口进入，PROM读写模块与外部数据存储芯片连接，PROM读写模块通过读PROM时钟接口 、 PROM片选接口 、 PROM复位接口向外部数据存储芯片传送控制信号，读PROM数据总线接口从外部数据存储芯片读取配置数据或刷新数据，FPGA配置刷新模块与外部FPGA芯片连接，FPGA配置刷新模块的FPGA初始化清零接口根据接收到的控制模块的遥控加载控制接口、遥控刷新控制接口传输的控制信号状态确定从写FPGA配置数据接口输出配置数据或刷新数据，写FPGA配置数据总线接口与读PROM数据总线接口连通，FPGA配置时钟接口、FPGA配置片选接口 、 FPGA配置读写选择接口和FPGA初始化清零接口将控制信号传输给外部FPGA芯片，外部FPGA芯片根据接收到的控制信号进行配置或刷新工作，并通过FPGA初始化完成标志接口 、FPGA配置刷新成功标志接口和FPGA工作状态标志接口反馈FPGA状态信息给FPGA配置刷新模块，FPGA配置刷新模块的写FPGA配置数据接口通过读PROM数据接口从外部数据存储芯片读取配置数据或刷新数据，并传输给外部FPGA芯片的数据接口 ，完成FPGA的配置或刷新。 所述的读PROM数据接口为8位。 所述的配置数据和刷新数据独立存储。 所述的FPGA配置刷新模块向FPGA写入配置数据或刷新数据的FPGA配置时钟接口 、 FPGA配置片选接口 、 FPGA配置读写选择接口 、 FPGA初始化清零接口 、写FPGA配置数据接口时序相同。 所述的PROM读写模块由actel公司的rtl020芯片和xilinx公司的xcl7vl6芯片串联组成。 所述的FPGA配置刷新模块由actel公司的rtl020f芯片和xilinx公司的xqr2v3000芯片串联组成。 所述的控制模块选actel公司的rtl020芯片。 所述的电源模块选用gwinster公司的gpc-3030dn芯片。 本技术与现有技术相比有益效果为 (1)本技术将PROM读写模块、FPGA配置刷新模块、控制模块集成在一个芯片上，FPGA配置刷新模块实现了配置、刷新一体化，把配置和刷新结合在一起，同时完成配置、刷新功能； (2)本技术把配置数据和刷新数据分区存放，利用FPGA配置片选信号实现配置数据或刷新数据的选择、利用相同的接口时序实现配置或刷新数据的读写，简化了电路逻辑，提高了配置、刷新接口电路的可靠性； (3)本技术刷新接口时序独立于刷新数据，仅通过修改刷新数据即可实现动态可选择刷新区域； (4)本技术的FPGA配置刷新模块的写FPGA配置刷新数据接口刷新FPGA配置内存，有效解决配置内存SEU累积问题。附图说明图1为本技术的整体结构示意图； 图2为本技术的工作流程图； 图3为本技术的配置接口时序示意图； 图4为本技术的刷新接口时序示意图； 图5为本技术与外部芯片连接示意图。具体实施方式如图1、5所示，本技术包括PR0M读写模块I、 FPGA配置刷新模块11、控制模块III和电源模块IV。 控制模块III分别与PR0M读写模块I和FPGA配置刷新模块II数据线连接，控制PROM读写模块I和FPGA配置刷新模块II完成数据的配置或刷新。其包括输入时钟接口 1、遥控加载控制接口 2、遥控刷新控制接口 3和内部定时时钟，外部时钟和控制信号通过控制模块III的输入时钟接口 1、遥控加载控制接口 2、遥控刷新控制接口 3进入本装置。遥控加载控制接口 2和遥控刷新控制接口 3接收的信号及内部定时时钟信号为脉冲信号，高电平有效。此种结构，使得配置、刷新时序简单，可任意选择刷新区域。控制模块III选actel公司的rtl020芯片，也可选用同等功能的其它芯片。 PROM读写模块I与FPGA配置刷新模块II和控制模块III数据线连接，完成从外部数据存储芯片PROM中读取配置或刷新数据。其包括读PROM时钟接口 4、 PROM片选接口5、PR0M复位接口 6和读PROM数据接口 7，读PROM数据接口 7为8位。PROM读写模块I与外部数据存储芯片连接，PROM读写模块I通过读PROM本文档来自技高网...

【技术保护点】
一种基于ＳＲＡＭ型ＦＰＧＡ配置、刷新一体化装置，其特征在于：包括ＰＲＯＭ读写模块（Ⅰ）、ＦＰＧＡ配置刷新模块（Ⅱ）、控制模块（Ⅲ）和电源模块（Ⅳ），控制模块（Ⅲ）分别与ＰＲＯＭ读写模块（Ⅰ）和ＦＰＧＡ配置刷新模块（Ⅱ）数据线连接，ＰＲＯＭ读写模块（Ⅰ）和ＦＰＧＡ配置刷新模块（Ⅱ）通过数据线连接，电源模块（Ⅳ）分别与ＰＲＯＭ读写模块（Ⅰ）、ＦＰＧＡ配置刷新模块（Ⅱ）和控制模块（Ⅲ）连接为其他模块提供电源；其中ＰＲＯＭ读写模块（Ⅰ）包括读ＰＲＯＭ时钟接口（４）、ＰＲＯＭ片选接口（５）、ＰＲＯＭ复位接口（６）和读ＰＲＯＭ数据接口（７），ＦＰＧＡ配置刷新模块（Ⅱ）包括ＦＰＧＡ配置时钟接口（１０）、ＦＰＧＡ配置片选接口（１１）、ＦＰＧＡ配置读写选择接口（１２）、ＦＰＧＡ初始化清零接口（１３）、ＦＰＧＡ初始化完成标志接口（１４）、ＦＰＧＡ配置刷新成功标志接口（１５）、ＦＰＧＡ工作状态标志接口（１６）和写ＦＰＧＡ配置数据接口（１７），控制模块（Ⅲ）包括输入时钟接口（１）、遥控加载控制接口（２）、遥控刷新控制接口（３）和内部定时时钟，电源模块（Ⅳ）包括电源接口（８）和电源地接口（９）；外部时钟和控制信号通过控制模块（Ⅲ）的输入时钟接口（１）、遥控加载控制接口（２）、遥控刷新控制接口（３）进入，ＰＲＯＭ读写模块（Ⅰ）与外部数据存储芯片连接，ＰＲＯＭ读写模块（Ⅰ）通过读ＰＲＯＭ时钟接口（４）、ＰＲＯＭ片选接口（５）、ＰＲＯＭ复位接口（６）向外部数据存储芯片传送控制信号，读ＰＲＯＭ数据总线接口（７）从外部数据存储芯片读取配置数据（２０）或刷新数据（２１），ＦＰＧＡ配置刷新模块（Ⅱ）与外部ＦＰＧＡ芯片连接，ＦＰＧＡ配置刷新模块（Ⅱ）的ＦＰＧＡ初始化清零接口（１３）根据接收到的控制模块（Ⅲ）的遥控加载控制接口（２）、遥控刷新控制接口（３）传输的控制信号状态确定从写ＦＰＧＡ配置数据接口（１７）输出配置数据（２０）或刷新数据（２１），写ＦＰＧＡ配置数据总线接口（１７）与读ＰＲＯＭ数据总线接口（７）连通，ＦＰＧＡ配置时钟接口（１０）、ＦＰＧＡ配置片选接口（１１）、ＦＰＧＡ配置读写选择接口（１２）和ＦＰＧＡ初始化清零接口（１３）将控制信号传输给外部ＦＰＧＡ芯片，外部ＦＰＧＡ芯片根据接收到的控制信号进行配置或刷新工作，并通过ＦＰＧＡ初始化完成标志接口（１４）、ＦＰＧＡ配置刷新成功标志接口（１５）和ＦＰＧＡ工作状态标志接口（１６）反馈ＦＰＧＡ状态信...

【技术特征摘要】

【专利技术属性】
技术研发人员：汤琦，翟盛华，江桂芳，夏猛，
申请(专利权)人：西安空间无线电技术研究所，
类型：实用新型
国别省市：87[中国|西安]