制作半导体器件的方法技术

本发明专利技术公开了一种制作半导体器件的方法，所述方法包含如下步骤：提供一衬底，在所述衬底上沉积一栅极氧化层，然后在栅极氧化层上形成栅电极，以所述栅电极作为掩模，在所述栅电极两侧的衬底上注入形成轻掺杂漏区；在所述栅极氧化层、栅电极的侧壁上以及衬底上面形成间隙壁绝缘层；在所述间隙壁绝缘层的侧壁上形成间隙壁，接着实施离子注入，以在所述衬底上形成具有轻掺杂漏结构的源极和漏极；对所述半导体器件进行快速热退火；在所述间隙壁以及所述栅电极上面沉积一自对准硅化物阻挡层；对所述自对准硅化物阻挡层进行光刻，以留出将来要形成金属层的位置；采用湿刻蚀法将所述自对准硅化物阻挡层全部移除。根据本发明专利技术的工艺能够有效消除气泡缺陷。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，特别涉及自对准硅化物工艺。
技术介绍
早期的金属氧化物半导体(M0Q元件是由金属栅极层、氧化硅栅介电层与半导体 硅衬底所组成的。但是，因为大多数的金属对于氧化硅的附着力不佳，所以现在的栅极层大 多以多晶硅来制作。然而使用多晶硅却衍生出其他的问题，例如元件效能因多晶硅的阻值 太高而变差。所以，目前所采用的方式是在元件形成之后进行硅化工艺，以在栅极层与源极 /漏极区上形成一层金属硅化物，从而降低元件的阻值。另一方面，在晶片上通常可区分为主元件区与周边电路区，其中位于主元件区中 的元件例如包括存储器单元、静电放电保护电路等。由于位于主元件区中的元件相较于周 边电路区中的元件需要较高的阻值。因此，在进行上述的硅化工艺时，需要一层阻挡层将不 需要形成金属硅化物的部分覆盖起来。特别是，由于阻挡层所覆盖的区域不需要再额外覆 盖其他的掩模层即可避免硅化反应的发生，因此阻挡层又称为自对准硅化物阻挡层，形成 这种阻挡层的工艺被称为自对准硅化物(Self Alignment Silicide)工艺。自对准硅化物 工艺是半导体制造中常用的一种制作自对准硅化物阻挡层的工艺，它能够在源极、漏极以 及栅极的表面产生低阻抗的硅化物，从而大幅度减少这些区域的寄生阻抗。传统的利用自对准硅化物工艺制造半导体器件100的方法如图IA至图IG所示。 如图IA所示，提供一衬底101，材料可以选择为单晶硅衬底。在衬底101上沉积一层栅极氧 化层102，可以选择为利用氧化工艺在氧蒸气环境中温度约在800 1000摄氏度下形成栅 极氧化层102。然后在栅极氧化层102上以化学气相沉积(CVD)法沉积一层多晶硅层以形 成栅电极103。接着，以栅电极103作为掩模，进行轻掺杂漏工艺以在栅极103的两侧注入 形成轻掺杂漏(LDD)区107，如图IB所示，在栅极氧化层102、栅电极103的侧壁上以及衬 底101上面以CVD方法沉积间隙壁绝缘层104A以及104B。然后，如图IC所示，在间隙壁绝 缘层104A以及104B的侧壁上形成间隙壁105A以及105B。接着实施离子注入工艺形成具 有轻掺杂漏(LDD)结构的源极和漏极107A与107B，注入的杂质可以选择为氟化硼。接下 来，如图ID所示，在间隙壁105A、105B以及栅电极103上面以CVD方法沉积一层自对准硅 化物阻挡层106，材料一般选择为富硅氧化物(Silicon-Rich-Oxide，SR0)，厚度为350埃。 接着施以快速热退火工艺。接着，如图IE所示，在自对准硅化物阻挡层106上涂敷一层具 有图案的光刻胶(未示出)，进行光刻，形成具有图案的自对准硅化物阻挡层106A，以留出 将来要形成金属层的位置。然后，如图IF所示，在具有图案的自对准硅化物阻挡层106A上 预留的位置形成金属层108，材料可以选择为钨、钛或是其他合适的材料，形成方式例如是 化学气相沉积(CVD)、物理气相沉积(PVD)等。接着进行干刻蚀工艺，可以是等离子刻蚀，将 自对准硅化物阻挡层106A的厚度减薄，形成较薄的自对准硅化物阻挡层106B。然后，如图 IG所示，进行湿法刻蚀工艺，例如选用以H2SO4溶液和H2A溶液按比例配成的SPM溶液与氢 氟酸混合的溶液浸泡晶片，从而将剩余部分的自对准硅化物阻挡层106B全部移除。然而已经发现，在传统的利用自对准硅化物工艺制造半导体器件的方法中，会以 SRO形成自对准硅化物阻挡层后进行的快速热退火工艺之后，SRO层出现所谓的“气泡”缺 陷。图2A是半导体器件表面的扫描电子显微镜(SEM)照片，图中圈出了形成的气泡缺陷。 图2B的半导体器件的扫描电子显微镜(SEM)照片剖面图所示，气泡200存在于SRO层201 中。这种“气泡”缺陷产生的原因是由于在离子注入形成源漏区时，一部分氟残留在源漏区 中，在后面进行的热退火过程中，由于对晶片进行加热，因此这些氟会以气体的形式从源漏 区中逃逸出来，进入到SRO层中并形成气泡。为了抑制这些气泡缺陷，通常需要生长较厚的SRO层，一般为350埃，以便盖住这 些气泡。否则，如果气泡的体积较大并导致气泡破裂，会在器件表面产生锥点，降低器件的 良品率。而由于SRO层较厚，因此难以一次性移除该SRO层，需要将刻蚀过程分为两个阶段。 首先是采用干法刻蚀将大部分的SRO层移除，采用干刻蚀法是为了消除厚的SRO层带来的 微观负载效应(micro-loading)，即刻蚀量不均勻的问题。然后采用湿法刻蚀将剩余部分的 SRO层移除。干法刻蚀速度快，但是会对除SRO层以外的其他器件也造成损伤，而湿法刻蚀 速度较慢，但是对于其他的器件比较安全，不会造成其他器件的损伤。在现有的技术中，会 设定一个预定的时间，在这个预定的时间内采用干法刻蚀快速的可是掉大部分SRO层，之 后停止干法刻蚀，换用湿法刻蚀对剩余的SRO层进行刻蚀。但是，由于在实际的SRO层的沉 积过程中，SRO层的厚度每次会有所不同，而预定的时间是不经常改变的，这样，有时干法刻 蚀过程会显得过长，存在器件损伤的可能，有时干法刻蚀的过程又会显得不足，使得较多的 SRO层需要使用湿法刻蚀来进行消除，导致工艺的时间增加，工艺步骤复杂，生产周期延长。因此，需要一种新的自对准硅化物工艺制造半导体器件的方法，以能够有效消除 气泡缺陷，提高器件的良品率，并达到简化工艺步骤的目的。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进 一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的 关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了克服现有的自对准硅化物工艺中产生的气泡缺陷，以提高器件的良品率，达 到简化工艺步骤的目的，本专利技术提供了一种，所述方法包含如下步 骤提供一衬底，在所述衬底上沉积一栅极氧化层，然后在栅极氧化层上形成栅电极，以所 述栅电极作为掩模，在所述栅电极两侧的衬底上注入形成轻掺杂漏区；在所述栅极氧化层、 栅电极的侧壁上以及衬底上面形成间隙壁绝缘层；在所述间隙壁绝缘层的侧壁上形成间隙 壁，接着实施离子注入，以在所述衬底上形成具有轻掺杂漏结构的源极和漏极；对所述半导 体器件进行快速热退火；在所述间隙壁以及所述栅电极上面沉积一自对准硅化物阻挡层； 对所述自对准硅化物阻挡层进行光刻，以留出将来要形成金属层的位置；采用湿刻蚀法将 所述自对准硅化物阻挡层全部移除。优选地，所述自对准硅化物阻挡层的材料为无掺杂硅玻璃，成分是二氧化硅。 优选地，所述自对准硅化物阻挡层采用次大气压化学气相沉积法沉积形成的。 优选地，所述无掺杂硅玻璃的形成条件为，气压为lOOTorr，源气体为的 混合气体，其中TEOS的流速为27000sccm，O2的流速为17500sccm。优选地，所述自对准硅化物阻挡层的厚度为130 250埃。优选地，所述自对准硅化物阻挡层的厚度为200埃。优选地，所述湿刻蚀法采用氢氟酸水溶液，配比是HF H2O为1 100。优选地，所述湿刻蚀法的刻蚀时间为130 250秒。优选地，所述湿刻蚀法的刻蚀时间为177秒。根据本专利技术的自对准硅化物工艺制造的半导体器件，能够有效消除气泡缺陷，提 高器件的良品率，并达本文档来自技高网...

【技术保护点】
一种制作半导体器件的方法，所述方法包含如下步骤：提供一衬底，在所述衬底上沉积一栅极氧化层，然后在栅极氧化层上形成栅电极，以所述栅电极作为掩模，在所述栅电极两侧的衬底上注入形成轻掺杂漏区；在所述栅极氧化层、栅电极的侧壁上以及衬底上面形成间隙壁绝缘层；在所述间隙壁绝缘层的侧壁上形成间隙壁，接着实施离子注入，以在所述衬底上形成具有轻掺杂漏结构的源极和漏极；对所述半导体器件进行快速热退火；在所述间隙壁以及所述栅电极上面沉积一自对准硅化物阻挡层；对所述自对准硅化物阻挡层进行光刻，以留出将来要形成金属层的位置；采用湿刻蚀法将所述自对准硅化物阻挡层全部移除。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵林林，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31