有源区的制造方法技术

本发明专利技术公开了有源区的制造方法，该方法包括：在硅基底上形成多晶硅栅极；在多晶硅栅极两侧构造硅基底凹陷；将硅锗聚合体填入硅基底的凹陷处；以所述硅锗聚合体为基础构造源极和漏极；对晶圆进行激光快速热退火ＭＳＡ处理，进行ＭＳＡ处理的温度控制在１１５０摄氏度至１２５０摄氏度之间，将激光扫描时间控制在６５０微秒至７５０微秒之间。本发明专利技术可以有效减小硅锗聚合体层出现的应力松弛。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造
，特别涉及。
技术介绍
金属氧化层半导体场效晶体管，简称金氧半场效晶体管 (Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET)，是一种可以广泛使用 在类比电路与数位电路的场效晶体管(field-effect transistor)。MOSFET依照其“通道” 的极性不同，可分为n-type与p_type的M0SFET，通常又称为NM0SFET与PM0SFET，其他简 称还包括匪OS FET、PM0SFET、nMOSFET、pMOSFET 等。在MOSFET的制造过程中，包括有源区的制造，图Ia是典型有源区的剖面图，目前 为图2所示的流程，该方法包括以下步骤步骤201 在硅基底101上形成多晶硅栅极(G) 104。所述的多晶硅栅极包括依次 位于硅基底上的栅氧化层和多晶硅层。步骤202 在多晶硅栅极(G) 104两侧区域进行刻蚀，构造硅基底101凹陷。本步骤具体包括先进行光刻，在多晶硅栅极(G) 104两侧区域形成光刻区；然后， 对光刻区刻蚀到一定深度形成凹陷，如图Ib所示。步骤203 在构造的硅基底101凹陷中填入硅锗聚合体(Si1-XGex)。在步骤202构造的凹陷中进行外延生长，填入硅锗聚合体。步骤204 以所述硅锗聚合体为基础构造源极( 103和漏极(D) 102。本步骤具体包括以所述硅锗聚合体为基础，进行离子注入。步骤205 对晶圆进行激光快速热退火(MSA，Milliseconed Anneal)处理，进行 MSA处理的温度控制在1250摄氏度左右，激光扫描时间为800微秒(um)。MSA处理时，通过对晶圆进行激光快速扫描实现退火，目前，激光扫面的温度选择 为1250摄氏度左右，对晶圆进行激光扫描的时间选择为800um。MOSFET的核心是位于中央的MOS电容，而左右两侧则是它的源极与漏极。源极与 漏极的特性必须同为η-type (即NM0S)或是同为p-type (即PM0S)。如果为NM0S，图1所示 的源极与漏极上常标示有“N+”，“N+”代表着两个意义(I)N代表掺杂(doped)在源极与漏 极区域的杂质极性为N ； 0)“ + ”代表这个区域为高掺杂浓度区域(heavily doped region)， 也就是此区的电子浓度远高于其他区域。在源极与漏极之间被一个极性相反的区域隔开， 也就是所谓的基极(或称基体)区域。如果是NM0S，那么其基体区的掺杂就是p-type。反 之对PMOS而言，基体应该是n-type，而源极与漏极则为p-type (而且是重掺杂的P+)。基 体的掺杂浓度不需要如源极或漏极那么高。过去数十年来，MOSFET的尺寸不断地变小。早期的半导体电路MOSFET制程里，通 道长度约在几个微米的等级。但是到了今日的半导体电路制程，这个参数已经缩小了几十 倍甚至超过一百倍。至90年代末，MOSFET尺寸不断缩小，让半导体电路的效能大大提升，而 从历史的角度来看，这些技术上的突破和半导体制程的进步有著密不可分的关系。2006年初，Intel开始制造新一代的微处理器，实际的元件通道长度也越来越小。随着MOSFET的 面积越小，制造芯片的成本就可以降低，在同样的封装里可以装下更高密度的芯片。一片积 体电路制程使用的晶圆尺寸是固定的，所以如果芯片面积越小，同样大小的晶圆就可以产 出更多的芯片，于是成本就变得更低了。但MOSFET尺寸的减小也会带来一些负面的问题。例如，通道宽度变小会使通道等 效电阻变大。因此，对于关键尺寸较小的MOSFET常采用增大应力的方式来提高迁移率，进 而增大电流强度。通道区域的应力会改变硅的能级结构，拉伸应力可以提高电子迁移率，压 缩应力可以提高空穴迁移率。图2的流程中，步骤203中采用的是硅锗聚合体进行凹陷填入，这样可以提高MOS 的性能。由于硅锗聚合物的晶格常数(lattice constant)在压缩应力的作用下减小，从而 提高空穴迁移率进而升高驱动电流的强度。在某些情况下也采用硅替换硅锗聚合体的作 用；采用硅时，则不需要执行202和203。将硅锗聚合体与硅相比较，采用硅锗聚合体时步骤 204注入的离子具有更高的活性，因而硅锗聚合体构成的源漏极的电阻更低，最后制成的 MOSFET具有更好的性能。并且，通过改变硅锗聚合体中Ge的浓度，该技术可以应用于较小 尺寸的制程。采用精细控制掺杂浓度制成的具有低电阻特性的硅锗聚合体源漏极，以及通 过浅层掺杂方式形成的最小化短通道效应是控制互补金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)尺寸的关键因素。图2的流程中，步骤205采用的MSA处理具有很高的退火温度，并且持续时间很 短，提供了更高的掺杂活性的同时，降低了掺杂扩散率，已经逐渐作为高性能CMOS器件制 造工艺中的必须步骤。现有技术中进行MSA时选择参数为扫描时间(dwell time)为800us，扫描温度 (Temp)为1250摄氏度左右。采用这种参数组合，会导致源漏极中的硅锗聚合体在高温环境 下出现应力松弛；在硅锗聚合体出现应力松弛的作用下，硅锗聚合体可能出现相对位移而 导致层叠错位(0verlay，0VL)问题等，OVL问题常体现在晶圆变形上，进而导致器件性能下 降；并且，糟糕的情形还出现在从硅锗聚合体层到深入硅基底的缺陷扩散，导致连接泄漏率 大幅上升。因此，减小硅锗聚合体出现应力松弛成为半导体集成电路制造工艺中一个急需 克服的问题。
技术实现思路
有鉴于此，本专利技术提出一种，可以有效减小硅锗聚合体层出现 的应力松弛。一种，该方法包括在硅基底上形成多晶硅栅极；在多晶硅栅极两侧构造硅基底凹陷；将硅锗聚合体填入硅基底的凹陷处；以所述硅锗聚合体为基础构造源极和漏极；对晶圆进行激光快速热退火MSA处理，将进行MSA处理的温度控制在1150摄氏度 至1250摄氏度之间，将激光扫描时间控制在650微秒至750微秒之间。较佳地，MSA处理的温度选择为1214摄氏度，激光扫描时间为700微秒。较佳地，对于N型金属氧化物半导体场效应晶体管，所述以所述硅锗聚合体为基 础构造源极和漏极包括以所述硅锗聚合体为基础，注入砷或磷。较佳地，对于P型金属氧化物半导体场效应晶体管，所述以所述硅锗聚合体为基 础构造源极和漏极包括以所述硅锗聚合体为基础，注入硼或硼氟化物。从上述方案可以看出，本专利技术在制造有源区的过程中，在硅基底上形成多晶硅栅 极；在多晶硅栅极两侧构造硅基底凹陷，将硅锗聚合体填入硅基底的凹陷处，再以所述硅 锗聚合体为基础构造源极和漏极，然后，对晶圆进行MSA处理，进行MSA处理的温度控制在 1150摄氏度至1250摄氏度之间，将激光扫描时间控制在为650um至750um之间。根据实 验数据获知，将MSA处理的温度控制在1150摄氏度至1250摄氏度之间，且激光扫描时间控 制在650um至750um之间，相比于现有技术中将温度控制在1250摄氏度左右，且激光扫描 时间选择800um，能够更加地有效减小硅锗聚合体层出现的应力松弛，以更好地减小晶圆变 形；并且，能够有效地激活注入硅锗聚合体的离子，使置于硅本文档来自技高网...

【技术保护点】
一种有源区的制造方法，包括：在硅基底上形成多晶硅栅极；在多晶硅栅极两侧构造硅基底凹陷；将硅锗聚合体填入硅基底的凹陷处；以所述硅锗聚合体为基础构造源极和漏极；对晶圆进行激光快速热退火ＭＳＡ处理，将进行ＭＳＡ处理的温度控制在１１５０摄氏度至１２５０摄氏度之间，将激光扫描时间控制在６５０微秒至７５０微秒之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈勇，何永根，刘佑铭，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]