防止钨插塞腐蚀的方法技术

一种防止钨插塞腐蚀的方法，包括：提供形成有钨插塞的半导体衬底，所述的钨插塞与形成在钨插塞上但并未完全覆盖钨插塞的金属导线互连，采用弧光或紫外光照射所述金属导线，至消除所述金属导线上的正电荷。采用所述的防止钨插塞腐蚀的方法，由于采用弧光或者紫外光照射的方法，去除了金属导线上的正电荷，因此，在随后的清洗工艺中，避免了金属导线和钨插塞上的电势差，避免了电化学反应的发生，避免了钨插塞被腐蚀。

【技术实现步骤摘要】

本专利技术涉及半导体制作
，尤其涉及一种。
技术介绍
随着半导体元件线宽的持续微型化，使得高速，多功能，高元件集成度/低功率消 耗以及低成本的极大规模集成电路芯片得以大量生产制造。由于半导体元件的微型化以及 集成度的增加，内部金属连线结构不断的增多，使得芯片表面无法提供足够的表面积来容 纳日益增多的金属连线。为了解决此项问题，多层金属连线结构便被提出，从而成为集成电 路制造技术所必须采取的方式。在多层金属连线结构制作工艺中，当金属钨插塞制作完成之后，会进行下一层金 属导线的制作。当元件的尺寸较大时，通常导线会将与之接触的下层钨插塞完全覆盖。因 此，钨插塞腐蚀所产生的问题，仅仅在显影步骤发生错误对准，导致图案化的导线层并未对 准钨插塞上方的时候才出现。然而，当原件的尺寸缩小时，通常导线层并不会完全对准其下 方的钨插塞。因此，钨插塞与上层导线的腐蚀问题仍是制作工艺所关切的问题。图Ia至图Ib为一种现有的金属连线结构的制作方法结构示意图，参考附图1所 示，提供半导体衬底100，层间介电层102，扩散阻挡层104，钨插塞106，金属导线108与图 案化光阻层110，其中所述的扩散阻挡层104的材料包括氮化钛，钛化钨或者其他的防止钨 离子扩散的材料，在附图Ia中，金属导线108由于错误对准或者为了节省芯片的面积而故 意仅覆盖一部分的钨插塞，并未完全覆盖下层的钨插塞106。参考附图lb，采用灰化工艺去除所述图案化的光阻层110，接着以清除溶液 (stripping Solution)在酸碱值pH为8-12下进行湿法清洗制作工艺，以去除残留的图案 化光阻层110。由于金属导线108并未完全覆盖下层的钨插塞106，使得钨插塞106的一部 分裸露出来，因此，以清除溶液去除残留的图案化光阻层110时，清除溶液会腐蚀钨插塞所 裸露出来的部分，而在钨插塞106之中形成一个孔洞112。形成所述孔洞的原因，是因为在图案化形成金属导线108的蚀刻过程中或者采用 灰化工艺去除所述图案化的光阻层的过程中，正电荷累积在金属导线108表面所造成的， 所述带有正电荷的金属导线108与钨插塞106之间产生电化学势能，在积累在与所述金属 导线连接的结构如钨插塞，与钨插塞连接的金属连线，甚至形成在所述的半导体衬底100 内的N阱中，在采用pH值为8-12的条件下进行湿法清洗制作工艺去除残留的图案化光阻 层时，金属导线，pH值为8-12的清洗溶液，钨插塞之间形成了原电池，因此，裸露的钨插塞 被氧化成钨的氧化物，钨的氧化物在后续的清洗工艺中被去除，从而形成了孔洞112。钨插塞被氧化的一种可能的化学反应式为W (s) +40H- — WO2 (s) +4e+2H20(l)WO2 (s) +OH- — WO3H (s) +e (2)
技术实现思路
本专利技术解决的问题是现有制作方法导致钨插塞被腐蚀的缺陷。本专利技术提供了一种，包括提供形成有钨插塞的半导体衬 底，所述的钨插塞与形成在钨插塞上但并未完全覆盖钨插塞的金属导线互连，采用弧光或 紫外光照射所述金属导线，至消除所述金属导线上的正电荷。本专利技术还提供一种半导体器件的制作方法，包括提供形成有钨插塞的半导体衬 底；在所述的半导体衬底上依次形成金属导线层和图案化的光刻胶层；以所述图案化的光 刻胶层为掩膜，刻蚀金属导线层形成金属导线，所述的金属导线位于钨插塞上但并未完全 覆盖钨插塞；采用弧光或紫外光照射所述金属导线，至消除所述金属导线上的正电荷；采 用灰化工艺去除所述光刻胶层；清洗所述金属导线以及钨插塞表面。由于采用了上述技术方案，与现有技术相比，本专利技术具有以下优点采用所述的，由于采用弧光或者紫外光照射的方法，去除 了金属导线上的正电荷，因此，在随后的清洗工艺中，避免了金属导线和钨插塞上的电势 差，避免了电化学反应的发生，避免了钨插塞被腐蚀。进一步，采用所述的紫外光进行照射以去除金属导线上正电荷简单易行，所采用的 时间短，并且，工艺方法简单，而且不会对半导体衬底以及衬底上的半导体器件产生损伤。采用所述的半导体器件的制作工艺，由于采用弧光或者紫外光照射的方法，去除 了金属导线上的正电荷，因此，在随后的清洗工艺中，避免了金属导线和钨插塞上的电势 差，避免了电化学反应的发生，避免了钨插塞被腐蚀。附图说明图Ia至图Ib为现有技术金属连线结构的制作方法结构示意图；图2为本专利技术实施例1半导体器件的制作方法的工艺流程图；图3a至图3e本专利技术实施例1半导体器件的制作方法的结构示意图。具体实施例方式下面结合附图对本专利技术的具体实施方式做详细的说明。实施例一参考附图2所示，为本实施例所提供的一种半导体器件的制作方法，包括步骤 S100，提供形成有钨插塞的半导体衬底；步骤S110，在所述的半导体衬底上依次形成金属 导线层和图案化的光刻胶层；步骤S120，以所述图案化的光刻胶层为掩膜，刻蚀金属导线 层形成金属导线，所述的金属导线位于钨插塞上但并未完全覆盖钨插塞；步骤S130，采用 弧光或紫外光照射所述金属导线，至消除所述金属导线上的正电荷；步骤S140，采用灰化 工艺去除所述光刻胶层；步骤S150，清洗所述金属导线以及钨插塞表面。参考附图3a所示，提供半导体衬底200，所述半导体衬底中形成有钨插塞201，所 述的半导体衬底200结构可以是半导体衬底中形成有半导体器件例如CMOS，PMOS或者 NMOS等的基底，所述的基底材料例如是硅，绝缘体上硅，或者硅锗等半导体材料，位于基底 上的介质层，位于所述介质层中的钨插塞，所述钨插塞用于与所述的半导体器件电连接；还 可以是形成有半导体器件例如CM0S，PM0S或者NMOS等的基底，所述的基底材料例如是硅，4绝缘体上硅，或者硅锗等半导体材料，位于基底上的一层或者一层以上的介质层，所述介质 层中也形成有电连接结构，用于电连接半导体器件，位于所述一层或者一层以上的介质层 中的金属互连线，位于金属互连线上的另一介质层，所述介质层中形成有所述的钨插塞，用 于与金属互连线电连接。可选的，所述的钨插塞与半导体衬底之间还形成有扩散阻挡205，所述的扩散阻挡 层的材料包括氮化钛，钛化钨或者其他的防止钨离子扩散的材料。参考附图北所示，执行步骤S110，在所述的半导体衬底200上依次形成金属导线 层202和图案化的光刻胶层203 ；所述的金属互连层材料例如为金属铝，图案化的光刻胶层 203的形成工艺例如为采用旋涂工艺在所述金属互连层上形成光刻胶层，并采用曝光，显 影工艺去除部分光刻胶，形成光刻胶图案203，去除的部分光刻胶中的一部分与钨插塞的位置对应。参考附图3c所示，执行步骤S120，以所述图案化的光刻胶层203为掩膜，刻蚀金属 导线层202形成金属导线20加，所述的金属导线20 位于钨插塞201上但并未完全覆盖钨 插塞201 ；所述的刻蚀工艺例如为等离子体干法刻蚀，采用的刻蚀气体包括三氟化硼(BCL3) 以及氯气(CL2)等。由于光刻胶图案暴露出的金属导线层202中的一部分与钨插塞的位置 对应，因此，所述的金属导线20 位于钨插塞201上但并未完全覆盖钨插塞201。在所述的等离子体干法刻蚀工艺中，刻蚀气体中的部分正电荷会聚集在金属导线 202a上，如图3c所示。参考附图3d所示，执行步骤S130，采用弧光本文档来自技高网...

【技术保护点】
一种防止钨插塞腐蚀的方法，包括：提供形成有钨插塞的半导体衬底，所述的钨插塞与形成在钨插塞上但并未完全覆盖钨插塞的金属导线互连，采用弧光或紫外光照射所述金属导线，至消除所述金属导线上的正电荷。

【技术特征摘要】

【专利技术属性】
技术研发人员：王心，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]