具有浮动栅的非易失性存储器及其形成方法技术

本发明专利技术提供一种具有浮动栅的非易失性存储器及其形成方法，其中存储器包括复数个存储单元，其中，每一个存储单元包括：一衬底，在该衬底上的一源区、一漏区和两隔离区；一遂穿电介质层，形成于所述衬底表面；复数个浮动栅，形成于所述遂穿电介质层上；一栅间介质层，形成于所述浮动栅的表面；一控制栅，形成于所述的栅间介质层上；两侧墙，形成于所述控制栅的两侧；其中所述的复数个浮动栅为复数个纳米晶硅丘浮动栅。通过以上所述的技术方案，存储单元上具有高ｋ遂穿电介质层；提供更低的电子势垒高度和更大的物理厚度；纳米晶硅丘浮动栅允许更薄的遂穿电介质层和更低的擦除电压；从而存储器可以在编程效率和数据保持性方面得到改善。

【技术实现步骤摘要】

本专利技术涉及一种非易失性存储器及其形成方法，尤其涉及一种具有浮动栅的非易 失性存储器及其形成方法。
技术介绍
由于应用需求的推动，非易失性存储器技术发展非常迅速。以前许多应用只需存 储少量启动代码即可，而现在的应用却需要存储千兆字节(GB)的音乐和视频数据，也因此 为非易失性存储器的发展带来革命性的变化。非易失性存储器起源于简单的掩膜只读存储 器(ROM)，随后演变成PR0M，再后来成为EPR0M。而1988年英特尔公布了快速随机存取的 NOR闪存。尽管EPROM技术已经有了 10多年的历史，成熟度也大为完善，NOR闪存还是迅速 占领了 EPROM的内存接口市场。而NAND闪存比NOR技术更早，已经有20多年历史了。最 初，NAND闪存的年度发货量增幅缓慢，后期则成为市场上炙手可热的产品，其在市场上取得 的成功主要归功于它独特的特点。从读取和写入的角度来看，易失性存储器通常都是非常 快速的，而非易失性性存储器的写入一般较为缓慢；非易失性存储器还在写入上存在着固 有的局限性，在一定次数的写入操作后，存储器会达到自己的承受极限而出现故障。而理想 的存储器应当具备非易失性以及与SRAM类似的存取速度，同时没有读取/写入限制，以及 只消耗非常少的功率，这正是推动最新一代非易失性存储器快速发展的因素。由于半导体器件的特征尺寸继续向纳米范围缩减，传统的浮动栅非易失性存储器 (non-volatile memory简称NVM)很难保持器件性能，为了制造超越现有缩放比例极限的 器件，半导体制造商们正急切地开发可替换的材料和器件结构。例如，逻辑器件设计成按比 例缩小以适应可以在更低的电压下操作，而非易失性器件很难按比例缩小而且还继续在高 电压下操作。作为可替代传统浮动栅NVM器件的选择，基于纳米晶硅浮动栅的非易失性MOSFET 存储器件已经被报道。纳米晶浮动栅能提供很好的器件性能，例如低功耗、快速读写，易编 程和擦除以及体积小等；这样的器件已经成为下一代NVM的候选。然而，纳米晶浮动栅器件 仍存在一定的局限1、因为更薄的遂穿氧化层被用在NVM器件，而纳米晶浮动栅在遂穿氧 化层对缺陷不敏感，能实现低电压和高的编程效率；然而，薄的遂穿氧化层容易充电漏泄并 且降低数据的保持性，因此具有S^2遂穿氧化层的传统NVM器件由于编程效率和数据保持 性的折中而被限制；2.另外，很难生长纳米晶硅材料和控制纳米晶点阵的形状和尺寸，这 导致控制NVM器件编程和擦除特性的困难。基于以上所述的形成纳米晶浮动栅NVM器件的存在的技术困难以及传统的纳米 晶浮动栅NVM器件在编程效率和数据保持性方面的缺陷，有必要提出一种改善的纳米晶浮 动栅NVM器件以及形成该浮动栅NVM器件的方法。
技术实现思路
本专利技术要解决的问题是提供一种具有浮动栅的非易失性存储器，通过每一个存储4单元包括的高k遂穿电介质层和丘状纳米晶硅浮动栅解决现有技术的具有浮动栅的非易 失性存储器在编程效率和数据保持性方面的缺陷。为解决上述问题，本专利技术提供一种具有浮动栅的非易失性存储器，其包括复数个 存储单元，其中，每一个存储单元包括一衬底，在该衬底上的一源区、一漏区和两隔离区；一遂穿电介质层，形成于所述衬底表面；复数个浮动栅，形成于所述遂穿电介质层上；一栅间介质层，形成于所述浮动栅的表面；一控制栅，形成于所述的栅间介质层上；两侧墙，形成于所述控制栅的两侧；其特征在于所述的复数个浮动栅为复数个纳米晶硅丘浮动栅。本专利技术的进一步改进在于所述纳米晶硅丘浮动栅具有顶端和比顶端更宽的底 部。本专利技术的进一步改进在于所述纳米晶硅丘浮动栅为四面体形状。本专利技术的进一步改进在于所述遂穿电介质层采用介电常数k大于3. 9的介电材 料。本专利技术的进一步改进在于所述的介电材料选自HfO2, Al2O3，SiON，或SiN。本专利技术的另一方面提供一种形成具有浮动栅的非易失性存储器的方法，该非易失 性存储器包括复数个存储单元，其中每一个存储单元的形成步骤包括提供一衬底，于该衬底的两侧形成两隔离区；于该衬底的表面形成一遂穿电介质层；于所述遂穿电介质层的表面形成复数个纳米晶硅丘浮动栅；于所述的纳米晶硅浮动栅的表面以及所述遂穿电介质层的表面形成一栅间介质 层；于所述电介质层的表面形成一控制栅；于所述的衬底上形成一源区和一漏区；于所述控制栅的侧面形成侧墙。本专利技术的进一步改进在于所述形成纳米晶硅丘浮动栅的步骤包括首先于所述遂穿电介质层的表面形成纳米晶硅；利用溅射工艺，形成纳米晶硅丘；在形成纳米晶硅丘后，利用光刻和反应离子刻蚀工艺形成纳米晶硅丘浮动栅。本专利技术的进一步改进在于所述的纳米晶硅的直径在Inm-IOnm之间，密度约为 IxlO1Vcm2 lxl012/cm2。本专利技术的进一步改进在于所述形成的遂穿电介质层具有大于3. 9的介电常数， 该电介质材料选自HfO2, Al2O3，SiON，或SiN。本专利技术的进一步改进在于形成HfO2遂穿电介质层的步骤包括在温度约为300-500°C，气压约为1. Otorr环境下，用叔酊醇铪Hf (OC4H9) 4作为先 驱物，利用低压化学气相淀积淀积HfO2,厚度约为l-20nm ；在包含NH3或N2的气体环境中，在温度约为600_800°C下退火HfO2层。通过以上所述的技术方案，本专利技术提供的具有浮动栅的非易失性存储器，其具有 复数个存储单元，每一个存储单元上具有高k遂穿电介质层和纳米晶硅丘浮动栅；通过高k 的遂穿电介质层，提供更低的电子势垒高度和更大的物理厚度；另外，由于所形成的纳米晶 硅丘浮动栅，其具有尖端的顶部，可以使电场集中在尖端部，因此可以有更快的读写速度， 而且可以在低电压的状态下进行读写，允许更薄的遂穿电介质层和更低的擦除电压；从而 本专利技术的浮动栅非易失性存储器可以在编程效率和数据保持性方面得到改善，提高器件性 能。附图说明图1为本专利技术一较佳实施例的浮动栅非易失性存储器中一存储单元的立体图；图2为图1所示的存储单元沿AA'方向的剖面图；以及图3a-图3j，图3a'-图3j'为本专利技术图1所示的存储单元的形成工艺流程图。 具体实施例方式本专利技术提供的浮动栅非易失性存储器具有纳米晶硅丘浮动栅和高k遂穿电介质 层，可以提高编程效率和数据保持性。下面结合附图对本专利技术的一较佳实施例的浮动栅非 易失性存储器做详细的说明。参考图1，为本专利技术一较佳实施例的浮动栅非易失性存储器中一存储单元的立体 图；参考图2，为图1所示的存储单元沿AA'方向的剖面图。本专利技术的浮动栅非易失性存 储器包括复数个存储单元100，其中，每一个存储单元包括一衬底110，形成于该衬底110上 的一源区111和一漏区112，以及两隔离区113 ；—遂穿电介质层120，形成于所述衬底110 表面，该遂穿电介质层采用介电常数k大于3. 9的介电材料，其中，该介电材料选自HfO2, Al2O3，SiON，或SiN;复数个纳米晶硅丘浮动栅133，形成于所述遂穿电介质层上，其中该纳 米晶硅丘浮动栅133为三角形状或四面体形状；一栅间介质层140，包裹形成于所述浮动栅 133的表面；一控制栅151，形成于所述栅间介质层140上；两侧墙160，形成于所述控制栅 151的两侧；两接触结构180以及层间介质170。本专利技术的浮动栅非易失性存储器本文档来自技高网...

【技术保护点】
具有浮动栅的非易失性存储器，其包括复数个存储单元，其中，每一个存储单元包括：一衬底，在该衬底上的一源区、一漏区和两隔离区；一遂穿电介质层，形成于所述衬底表面；复数个浮动栅，形成于所述遂穿电介质层上；一栅间介质层，形成于所述浮动栅的表面；一控制栅，形成于所述的栅间介质层上；两侧墙，形成于所述控制栅的两侧；其特征在于：所述的复数个浮动栅为复数个纳米晶硅丘浮动栅。

【技术特征摘要】

【专利技术属性】
技术研发人员：肖德元，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]