本发明专利技术描述用于支持多输入多输出正交频分多路复用（ＭＩＭＯ－ＯＦＤＭ）通信系统的对可编程逻辑的部分重新配置。可编程装置（３０５、３０６）中的ＰＨＹ块（２０２、２０３）可大体上部分例示在所述可编程装置（３０５、３０６）的可编程逻辑中。控制信息是在网络节点（６０１、２００）经部署时从网络节点（６０１、２００）获得及／或来自包或帧的无线发射，所述控制信息在所述ＰＨＹ块（２０２、２０３）中经解调。响应于所述经解调的控制信息，获得位流信息以使用所述可编程装置（３０５、３０６）的所述可编程逻辑来配置所述ＰＨＹ块（２０２、２０３）的所述部分。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的一个或一个以上方面大体上涉及集成电路，且更明确地说，涉及用于支 持多输入多输出正交频分多路复用(“MIM0-0FDM”)通信系统的对可编程逻辑的部分重新配置。
技术介绍
可编程逻辑装置(“PLD”)为可经编程以执行指定逻辑功能的众所周知类型的集 成电路。一类PLD(现场可编程门阵列(“FPGA”))通常包括可编程瓦片(tile)的阵列。 这些可编程瓦片可包括(例如)输入/输出块(“Ι0Β”)、可配置逻辑块(“CLB”)、专用随 机存取存储器块(“BRAM”)、乘法器、数字信号处理块(“DSP”)、处理器、时钟管理程序、延 迟锁定环(“DLL”)等。如本文中所使用，“包括”意指包括但不限于。一个此类FPGA为可 购自Xilinx公司(2100Logic Drive，加利福尼亚州圣何塞市，95124)的Xilinx VirtexTM FPGA。另一类PLD为复杂可编程逻辑装置(“CPLD”)。CPLD包括由互连开关矩阵连接到 一起且连接到输入/输出(“I/O”)资源的两个或两个以上“功能块”。CPLD的每一功能块 包括与可编程逻辑阵列(“PLA”)和可编程阵列逻辑(“PAL”)装置中所使用的与/或结 构类似的二电平与/或结构。其它PLD是通过施加处理层(例如，金属层)来进行编程，所 述处理层可编程地互连装置上的各个元件。这些PLD被称作掩膜可编程装置。PLD也可以 其它方式来实施，例如使用熔丝技术或反熔丝技术来实施。术语“PLD”和“可编程逻辑装 置”包括但不限于这些示范性装置，以及包含仅部分可编程的装置。为清楚起见，在下文描 述FPGA，但可使用其它类型的PLD。FPGA可包括一个或一个以上嵌入式微处理器。举例来 说，微处理器可位于为其保留的区域中，一般被称作“处理器块”。多输入多输出正交频分多路复用(“MIM0-0FDM”)系统正日渐流行。举例来说， 除了其它已知或被提出的标准外，MIM0-0FDM系统正努力步入最新的无线通信标准，例 如 IEEE 802. Iln,802. 16,802. 16e 禾Π 3GPP-LTE。这些 MIM0-0FDM 系统中的多数涉及到 多种傅立叶变换大小、数据速率、天线配置和编码模式。除了其它已知MIMO调制方案外， MIM0-0FDM系统中所使用的编码模式的实例包括空时分组码(“STBC”)编码(包括干扰消 除STBC编码)和空间多路复用。MIM0-0FDM 收发器包括 MIM0-0FDM 接收器和 MIM0-0FDM 发射器。每一 MIM0-0FDM 接收器和发射器可针对在MIM0-0FDM通信系统中使用的所有关联选项和模式来加以配置。 举例来说，WiMax IEEE 802. 16e通信系统可使用STBC或空间多路复用调制，且可使用卷积 码、卷积Turbo码(“CTC”)、Turbo乘积码(“TPC”)，或低密度奇偶校验(“LDPC”)码。 举例来说，CTC和LDPC码解码器常规上为涉及实质性的电路开销的复杂模块。将Turbo码 和LDPC码编码/解码编程到可编程逻辑中常规上将会涉及到多个FPGA，从而提供收发器进 行的编码和实施于电路板上的收发器中的接收器进行的解码。然而，在一些MIM0-0FDM通信系统中，所有可能的接收器和发射器能力并非同时使用。
技术实现思路
因此，提供一种可动态配置以便支持各种能力来按需使用从而减轻电路开销的 MIM0-0FDM接收器、发射器或收发器将为合意且有用的。一个或一个以上方面大体上涉及集 成电路，且更明确地说涉及用于支持多输入多输出正交频分多路复用(“MIM0-0FDM”)通信 系统的可编程逻辑的部分重新配置。—个方面为一种用于提供通信系统的方法。所述方法包括在可编程装置中例示 物理层块，其中所述物理层块至少部分例示在所述可编程装置的可编程逻辑中；以及从通 信网络的第一无线网络节点获得通信信息以配置所述通信网络的第二无线网络节点的所 述物理层块的一部分。所述物理层块的所述部分是使用可编程逻辑来配置；且所述物理层 块的所述部分是响应于所述通信信息而配置。所述通信系统为第二无线网络节点的一部 分。所述物理层块的所述部分的配置包括响应于通信信息从部分位流的存储装置中选择 性地获得至少一个部分位流，其中所述通信信息与能够在其中部署通信系统的通信网络相 关联；以及将所述至少一个部分位流加载到可编程逻辑中以用于所述物理层块的所述部分 的配置。另一方面为另一种用于提供通信系统的方法。所述另一种方法包括响应于来自微 处理器的至少一个指示而在可编程装置中配置物理层块，其中所述微处理器正执行通信系 统的媒体接入控制(“MAC”)层。在微处理器执行MAC层时，配置包括从通信网络的网络 节点获得来自无线发射的通信，其中所述通信具有控制信息，且对控制信息的接收促使微 处理器发出所述至少一个指示；使用微处理器响应于所获得的控制信息从部分位流的存储 装置中选择至少一个部分位流；在物理层块中对控制信息解码以输出经解码信息；将经解 码信息发送给正使用微处理器所执行的MAC层；以及将所述至少一个部分重新配置位流加 载到可编程逻辑中以用于响应于来自微处理器的至少一个指示而至少配置物理层块的所 述部分。所述控制信息与能够在其中部署通信系统的通信网络相关联。又一方面为一种通信系统。所述通信系统包括物理层块，其例示在可编程装置 中，其中第一物理层块能够部分例示在所述可编程装置的可编程逻辑中以动态地部分重新 配置所述物理层块的一部分；以及部分位流的存储装置，可从所述存储装置可选择性地检 索位流信息以用于所述物理层块的所述部分的动态部分重新配置。能够响应于通信网络的 发射中的控制信息而选择性地检索所述位流信息，在所述通信网络中能够部署通信系统。附图说明附图展示根据本专利技术的一个或一个以上方面的示范性实施例；然而，附图不应被 理解为将本专利技术限于所展示的实施例，而是仅用于解释和理解而已。图1为描绘直列现场可编程门阵列(“FPGA”)架构的示范性实施例的简化框图， 在所述架构中可实施本专利技术的一个或一个以上方面；图2为描绘无线通信系统的基站的示范性实施例的框图；图3为描绘基站的示范性替代实施例的框图；图4为描绘信道编码/调制(“CEM” )块的示范性实施例的框图；图5为描绘信道解调/解码(“⑶D” )块的示范性实施例的框图6为描绘无线通信网络的示范性实施例的框图；图7为描绘FPGA配置流的示范性实施例的流程图。具体实施例方式在以下描述中，陈述众多具体细节以提供对本专利技术的具体实施例的更详尽描述。 然而，所属领域的技术人员应明白，可在无下文所给出的所有具体细节的情况下实践本发 明。在其它情况下，不详细描述众所周知的特征以免混淆本专利技术。为易于说明，在不同图式 中使用相同元件符号来指代相同项目；然而，在替代实施例中，所述项目可为不同的。尽管 说明性地展示信号或电路的单个例子，但应了解，可使用信号和电路中的任一者或两者的 多个例子，此可随应用而变化。图1说明FPGA架构100，其包括大量的不同可编程瓦片，所述可编程瓦片包括数 千兆位收发器(“MGT”) 101、可配置逻辑块(“CLB”) 102、随机存取存储器块(“BRAM”) 103、 输入/输出块(“Ι0Β”)104、本文档来自技高网...
【技术保护点】
一种用于提供通信系统的方法，其包含：在可编程装置中例示物理层块；所述物理层块至少部分例示在所述可编程装置的可编程逻辑中；从通信网络的第一无线网络节点获得通信信息以使用所述可编程逻辑来配置所述通信网络的第二无线网络节点的所述物理层块的一部分；所述通信系统为所述通信网络的所述第二无线网络节点的部分；响应于所述通信信息来配置所述物理层块的所述部分；所述配置所述物理层块的所述部分包括：响应于所述通信信息从部分位流的存储装置选择性地获得至少一个部分位流；所述通信信息与所述通信系统能够部署于其中的所述通信网络相关联；以及将所述至少一个部分位流加载到所述可编程逻辑中以用于所述物理层块的所述部分的所述配置。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：克里斯多夫H迪克，瑞哈温达M瑞欧，
申请(专利权)人：吉林克斯公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。