一种放大器输出幅度检测电路制造技术

本发明专利技术涉及一种放大器输出幅度检测电路，它包括包括控制模块、积分电容、均具有一个控制端和两个信号端的第一开关和第二开关，所述控制模块接收外部的第一时钟信号，并输出第二检测信号；所述第一开关的控制端接收从所述控制模块输出的第二检测信号，该第一开关的一个信号端接收外部的电流参考信号，另一个信号端输出第三检测信号；所述第二开关的控制端接收外部第二时钟信号，其一个信号端与所述第一开关的用于输出第三检测信号的信号端连接，另一端接收外部的电压偏置信号。本发明专利技术能够在设定的时间窗口内，检测一定频率范围内信号的幅度，并输出指示信息。

【技术实现步骤摘要】

本专利技术涉及一种放大器输出幅度检测电路。
技术介绍
众所周知，当放大器输入信号幅度过大，或系统电源电压下降时，放大器的输 出幅度会超过其线性工作范围，从而使输出信号线性度下降，引起输出信号失真。因 此，基于放大器自身的电路结构，总可以用简单直接的办法实时检测放大器的输出幅 度，输出实时的监测信号。在许多应用中，往往只在一定的频率范围内关心放大器输出信号的失真情况， 这为放大器输出幅度的检测增加了困难，例如在音频功率放大器的应用中，信号中高于 20KHz频率成份的失真不会影响音频质量，需要检测电路只对放大器输出信号中低于 20KHz频率的部分作出响应，如果在放大器芯片内集成滤波器来滤掉不关心的频率成份 并提供足够衰减，往往需要牺牲很大的芯片面积，甚至超过半导体工艺制造的能力。另 外，在一些应用中，需要在比信号周期更长的时间窗口内检测放大器输出信号的幅度， 这也为放大器输出幅度的检测增加了困难，例如在音频功率放大器的应用中，尽管音频 信号的周期在毫秒量级，但几个毫秒的信号失真并不明显影响音频质量，因此，往往需 要在几十个毫秒内检测放大器输出信号的幅度。
技术实现思路
为了克服上述现有技术存在的不足，本专利技术旨在提供一种放大器输出幅度检测 电路，以达到能够在设定的时间窗口内，检测一定频率范围内信号的幅度，并输出指示 信息的目的。本专利技术所述的一种放大器输出幅度检测电路，它包括控制模块、积分电容、均 具有一个控制端和两个信号端的第一开关和第二开关，所述控制模块接收外部的第一时钟信号，并输出第二检测信号；所述第一开关的控制端接收从所述控制模块输出的第二检测信号，该第一开关 的一个信号端接收外部的电流参考信号，另一个信号端输出第三检测信号；所述第二开关的控制端接收外部第二时钟信号，其一个信号端与所述第一开关 的用于输出第三检测信号的信号端连接，另一端接收外部的电压偏置信号；所述积分电容的两端分别与所述第二开关的两个信号端连接。在上述的放大器输出幅度检测电路中，所述的检测电路还包括第一比较器，该 第一比较器的正输入极和负输入极接分别接收外部的参考电压信号和放大器幅度信号， 并向所述的控制模块输出第一检测信号。在上述的放大器输出幅度检测电路中，所述的第一开关和第二开关分别为一个 MOS器件，且所述MOS器件的栅极为控制端，其源极和漏极均为信号端。在上述的放大器输出幅度检测电路中，所述的检测电路还包括第二比较器，该第二比较器接收从所述第一开关输出的第三检测信号，并输出第四检测信号。在上述的放大器输出幅度检测电路中，所述的第二比较器包括第一 PMOS管和 第二 NMOS管，该第一 PMOS管的栅极和所述第二 NMOS管的栅极相连，接收所述的第 三检测信号，所述第一 PMOS管的漏极与第二 NMOS管的漏极连接，并输出第四检测信 号，该第一 PMOS管的源极与一外部的电源连接，所述第二 NMOS管的源极接地。在上述的放大器输出幅度检测电路中，所述的检测电路还包括计数器，该计数 器接收从所述第二比较器输出的第四检测信号，对其计数并输出计数信号。在上述的放大器输出幅度检测电路中，所述的检测电路还包括解码器，该解码 器接收从所述计数器输出的计数信号，并输出解码信号。在上述的放大器输出幅度检测电路中，所述的控制模块包括一与非门和一或非 门，所述与非门接收从所述的第一比较器(101)输出第一检测信号(Vl)和所述的外 部第一时钟信号(CKl)；所述的或非门接收从所述的与非门输出的信号以及所述的解码器(105)输出的 解码信号，并输出所述的第二检测信号(V2)。在上述的放大器输出幅度检测电路中，所述的计数器包括第一 D触发器和第二 D触发器，该第一 D触发器和第二 D触发器的复位输入端相连，并分别接收外部的复位信号。在上述的放大器输出幅度检测电路中，所述的解码器包括一或门。由于采用了上述的技术解决方案，本专利技术可以在设定的时间窗口内，检测一定 频率范围内信号的幅度，并输出指示信息；本专利技术还可以节省芯片面积，降低制作成 本，符合半导体工艺制造能力。附图说明图1是本专利技术一种放大器输出幅度检测电路的较佳实施例的电路图。 具体实施例方式下面结合附图，对本专利技术的较佳实施例进行详细说明。如图1所示，本专利技术，即一种放大器输出幅度检测电路，包括第一比较器101、 控制模块102、第二比较器103、计数器104、解码器105、积分电容Cl、均具有一个控 制端和两个信号端的第一开关Sl和第二开关S2，其中，第一开关Sl和第二开关S2分别 为一个MOS器件，且MOS器件的栅极为控制端，其源极和漏极均为信号端。第一比较器101的正输入极和负输入极接分别接收外部的参考电压信号Vref和 放大器幅度信号Vamp，并向控制模块102输出第一检测信号VI;在本实施例中，第一比 较器101也可以接收外部输入的置位信号setc，当setc为高电平时，使检测电路工作在休 眠模式，即不输出检测信号，不消耗显著的静态电流。控制模块102包括一与非门21和一或非门22，其中，与非门21接收从第一比较器101输出第一检测信号Vl和外部第一时钟信号 CKl ；或非门22接收从与非门21输出的信号以及解码器105输出的解码信号，在本技术中为使能信号enb，并输出第二检测信号V2。第一开关Sl的控制端接收从控制模块102输出的第二检测信号V2，该第一开关 Sl的一个信号端接收外部的电流参考信号Iref，另一个信号端输出第三检测信号V3。第二开关S2的控制端接收外部第二时钟信号CK2，其一个信号端与所述第一开 关Sl的用于输出第三检测信号V3的信号端连接，另一端接收外部的电压偏置信号，在 本实施例中，该外部的电压偏置信号为地。积分电容Cl的两端分别与所述第二开关S2的两个信号端连接。第二比较器103包括第一 PMOS管Ml和第二NMOS管M2，该第一 PMOS管Ml的栅极和第二 NMOS管M2的栅极相连，接收从第一开关Sl输出的第三检测信号V3， 第一 PMOS管Ml的漏极与第二 NMOS管M2的漏极连接，并输出第四检测信号V4， 该第四检测信号V4为逻辑信号，该第一 PMOS管Ml的源极与一外部的电源连接，第二 NMOS管M2的源极接地。计数器104包括第一 D触发器41和第二 D触发器42，组成的异步加法计数器， 该第一 D触发器41和第二 D触发器42的复位输入端reset相连，并分别接收外部的复位 信号rst和从第二比较器103输出的第四检测信号V4，并对第四检测信号V4计数并输出 两位的计数信号bl、bO解码器105包括一或门，用于接收从计数器104输出的两位计数信号bl、bO,并输出一组解码信号，该解码信号主要用于控制放大器增益，其中包括使能信号enb。本专利技术的工作原理如下第一比较器101接收外部的参考电压信号Vref和放大器幅度信号Vamp，并将 其进行比较，输出一逻辑比较信号，即第一检测信号VI，当放大器幅度信号Vamp <参 考电压信号Vref时，第一检测信号Vl为高电平，因此，第一检测信号Vl实时反映了放 大器输出信号幅度超出参考值的情况，第一检测信号Vl的频率与输入的放大器幅度信号 Vamp的频率强相关，第一检测信号Vl的占空比与放大器幅度信号Vam本文档来自技高网...

【技术保护点】
一种放大器输出幅度检测电路，其特征在于，所述的检测电路包括控制模块（１０２）、积分电容（Ｃ１）、均具有一个控制端和两个信号端的第一开关（Ｓ１）和第二开关（Ｓ２），所述控制模块（１０２）接收外部的第一时钟信号（ＣＫ１），并输出第二检测信号（Ｖ２）；所述第一开关（Ｓ１）的控制端接收从所述控制模块（１０２）输出的第二检测信号（Ｖ２），该第一开关（Ｓ１）的一个信号端接收外部的电流参考信号（Ｉｒｅｆ），另一个信号端输出第三检测信号（Ｖ３）；所述第二开关（Ｓ２）的控制端接收外部第二时钟信号（ＣＫ２），其一个信号端与所述第一开关（Ｓ１）的用于输出第三检测信号（Ｖ３）的信号端连接，另一端接收外部的电压偏置信号；所述积分电容（Ｃ１）的两端分别与所述第二开关（Ｓ２）的两个信号端连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：李淼，
申请(专利权)人：上海贝岭股份有限公司，
类型：发明
国别省市：31