晶圆级芯片尺寸封装结构及其制造方法技术

本发明专利技术提供一种晶圆级芯片尺寸封装结构的制造方法，包括：提供晶圆，所述晶圆上具有焊盘；在所述晶圆上进行重布线层的光制程；形成并刻蚀所述重布线层，以形成所需图形，所述重布线层和所述焊盘电性连接；在所述晶圆上进行第二钝化层的光制程；刻蚀所述第二钝化层，以形成第二钝化层通孔，以露出所述重布线层，并对所述第二钝化层进行固化和清除浮渣；在所述第二钝化层通孔处植入焊球，所述焊球和所述重布线层电性连接；对所述晶圆进行产品出货前的品质检验。以及根据所述制造方法的晶圆级芯片尺寸封装结构。本发明专利技术的制造方法节省了工艺步骤和材料，降低了产品的成本和竞争力。

【技术实现步骤摘要】

本专利技术涉及半导体器件制 造领域，尤其涉及晶圆级芯片尺寸封装结构及其制造 方法。
技术介绍
晶圆级芯片尺寸封装(WLCSP，Wafer Level Chip Size Packaging)技术是对整个晶圆进行封装测试后再切割得到单个芯片的技术。通常，所述晶圆级芯片尺寸封装是把 半导体芯片上外围排列的焊盘(Pad)通过再分布过程分布成面阵列的大量焊球，或称所 述焊球为焊接凸点。由于经晶圆级芯片尺寸封装后的芯片尺寸达到了高度微型化，芯片成本随芯片 尺寸的减小和晶圆尺寸的增大而显著降低，所以，经晶圆级芯片尺寸封装是当前封装领 域的热点和未来发展的趋势。图IA至图IF为现有的晶圆级芯片尺寸封装结构的制造方法的各步骤的示意 图。现有技术中，晶圆级芯片尺寸封装结构的制造方法包括步骤1 :提供晶圆；如图IA所示，所述晶圆包括衬底100、位于衬底100上的焊盘102、以及部 分覆盖所述焊盘102的衬底钝化层104，在所述焊盘102上所述衬底钝化层104具有衬底 钝化层通孔104a，以露出部分所述焊盘102;其中所述衬底100的材料为硅，所述焊盘的 材料为铝；步骤2 对所述晶圆进行预处理；步骤3 在所述晶圆上进行第一钝化层106的光制程；所述第一钝化层106可以是聚酰亚胺(PI)、聚对苯撑苯并双恶唑(PBO)或光敏 苯并环丁烯，所述光制程如可以是黄光制程；步骤4:刻蚀所述第一钝化层106以形成第一钝化层通孔106a，以露出部分所述 焊盘102，并对所述第一钝化层106进行固化和清除浮渣工艺，参照图IB所示；步骤5 进行重布线层108的光制程；所述重布线层108的材料为铜(Cu)，所述重布线层108在所述第一钝化层通孔 106a处与所述焊盘102电性连接；步骤6:形成并刻蚀所述重布线层108，以形成所需图形，参照图IC所示；步骤7 在所述晶圆上进行第二钝化层110的光制程；所述第二钝化层110可以是聚酰亚胺(PI)、聚对苯撑苯并双恶唑(PBO)或光敏 苯并环丁烯，所述光制程如可以是黄光制程；步骤8:刻蚀所述第二钝化层110，以形成第二钝化层通孔110a，并对所述第二 钝化层110进行固化和清除浮渣，参照图ID所示；步骤9 进行球下金属层112的光制程；所述球下金属层112的材料为镍，所述球下金属层112在所述第二钝化层通孔IlOa处与所述重布线层108电性连接；步骤10:形成并刻蚀所述球下金属层112，以形成所需图形，参照图IE所示；步骤11 在所述球下金属层112上植入焊球114，参照图IF所示；步骤12 对所述晶圆进行产品出货前的品质检验(OQC)。现有的晶圆级芯片尺寸封装结构复杂，生产周 期长，现有的晶圆级芯片尺寸封 装结构的制造方法步骤繁冗，成本较高，生产周期长，不利于简化制程和芯片的降低成 本。
技术实现思路
为了解决现有技术中晶圆级芯片尺寸封装结构复杂，生产周期长，现有的晶圆 级芯片尺寸封装结构的制造方法步骤繁冗，成本较高，生产周期长，不利于简化制程和 芯片的降低成本等问题，本专利技术提供一种晶圆级芯片尺寸封装结构的制造方法和晶圆级 芯片尺寸封装结构。根据本专利技术的一个方面，本专利技术提供一种晶圆级芯片尺寸封装结构的制造方 法，包括提供晶圆，所述晶圆上具有焊盘；在所述晶圆上进行重布线层的光制程；形成并刻蚀所述重布线层，以形成所需图形，所述重布线层和所述焊盘电性连 接；在所述晶圆上进行第二钝化层的光制程；刻蚀所述第二钝化层，以形成第二钝化层通孔，以露出所述重布线层，并对所 述第二钝化层进行固化和清除浮渣；在所述第二钝化层通孔处植入焊球，所述焊球和所述重布线层电性连接； 对所述晶圆进行产品出货前的品质检验。优选的，所述晶圆包括衬底、位于衬底上的焊盘、以及部分覆盖所述焊盘的 衬底钝化层，所述衬底钝化层具有露出部分所述焊盘的衬底钝化层通孔。优选的，所述重布线层的材料为铜，所述重布线层在所述衬底钝化层通孔处与 所述焊盘电性连接。优选的，所述重布线层的厚度大于等于8微米。优选的，形成所述重布线层采用电镀的方式。优选的，所述第二钝化层的材料是聚酰亚胺、聚对苯撑苯并双恶唑或光敏苯并 环丁烯。优选的，在所述晶圆上进行重布线层的光制程之前，还包括在所述晶圆上进 行第一钝化层的光制程。优选的，刻蚀所述第一钝化层以形成第一钝化层通孔，以露出部分所述焊盘， 并对所述第一钝化层进行固化和清除浮渣工艺。优选的，所述光制程为黄光制程。根据本专利技术的一个方面，本专利技术还提供一种晶圆级芯片尺寸封装结构，其特征 在于，包括晶圆，所述晶圆上具有焊盘，覆盖所述焊盘的重布线层，所述重布线层上的第二钝化层，所述第二钝化层上具有露出所述重布线层的第二钝化层通孔，所述重布 线层通过所述第二钝化层通孔和焊球电性连接。优选的，所述晶圆包括衬底、位于衬底上的焊盘、以及部分覆盖所述焊盘的 衬底钝化层，所述衬底钝化层具有露出部分所述焊盘的衬底钝化层通孔。优选的，所述焊盘的材料为铝。优选的，所述第二钝化层的材料为 聚酰亚胺、聚对苯撑苯并双恶唑或光敏苯并 环丁烯。优选的，所述重布线层的材料为铜。优选的，所述重布线层的厚度为大于等于8微米根据本专利技术的一个方面，本专利技术还提供一种晶圆级芯片尺寸封装结构，其特征 在于，包括晶圆，所述晶圆上具有焊盘，所述焊盘上具有第一钝化层，所述第一钝化 层上具有露出部分焊盘的第一钝化层通孔；所述第一钝化层上的重布线层，所述重布线 层通过所述第一钝化层通孔和所述焊盘电性连接；所述重布线层上的第二钝化层，所述 第二钝化层上具有露出所述重布线层的第二钝化层通孔，所述重布线层208通过所述第 二钝化层通孔和焊球电性连接。优选的，所述晶圆包括衬底、位于衬底上的焊盘、以及部分覆盖所述焊盘的 衬底钝化层，所述衬底钝化层具有露出部分所述焊盘的衬底钝化层通孔。优选的，所述重布线层的材料为铜。优选的，所述重布线层208的厚度为大于等于8微米。优选的，所述第一钝化层和所述第二钝化层的材料为聚酰亚胺、聚对苯撑苯并 双恶唑或光敏苯并环丁烯。本专利技术的晶圆级封装结构的制造方法，省去了球下金属层的制作步骤，可以节 省材料，缩短了整个工艺周期，节省了成本；另外，本实施例中，还省去了第一钝化层 和第一钝化层过孔的工艺步骤，进一步的节省了材料，和进一步的缩短了工艺周期，增 加了产品的竞争力。本专利技术的晶圆级芯片尺寸封装结构结构简单，节省了第一钝化层、球下金属层 等层结构，其制造方法简单易行，可以使产品制造的更薄，有利于增加产品的市场竞争 能力。附图说明图IA至图IF为现有的晶圆级芯片尺寸封装结构的制造方法的各步骤的示意 图。图2A至图2D为本专利技术实施例的晶圆级芯片尺寸封装结构的制造方法的各步骤 的示意图。图3和图4为本专利技术实施例的晶圆级芯片尺寸封装结构的示意图。 具体实施例方式为了使本专利技术的内容和保护范围更加清楚易懂，以下结合本专利技术的实施例和附 图对本专利技术进行详细描述。实施例1图2A至图2D为本专利技术一实施例的晶圆级芯片尺寸封装结构的制造方法的各步 骤的示意图。本实施例的晶圆级芯片尺寸封装结构的制造方法，包括首先，提供晶圆，所述晶圆上具有焊盘；如图2A所示，所述晶圆包括衬底200、位于衬底200上的焊盘202、以及部 分覆盖所述焊盘202的衬底钝化层204，所述衬底钝化层204具有露出部分本文档来自技高网...

【技术保护点】
一种晶圆级芯片尺寸封装结构的制造方法，包括：提供晶圆，所述晶圆上具有焊盘；在所述晶圆上进行重布线层的光制程；形成并刻蚀所述重布线层，以形成所需图形，所述重布线层和所述焊盘电性连接；在所述晶圆上进行第二钝化层的光制程；刻蚀所述第二钝化层，以形成第二钝化层通孔，以露出所述重布线层，并对所述第二钝化层进行固化和清除浮渣；在所述第二钝化层通孔处植入焊球，所述焊球和所述重布线层电性连接；对所述晶圆进行产品出货前的品质检验。

【技术特征摘要】

【专利技术属性】
技术研发人员：梅娜，佟大明，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31