一种可灵活配置各业务带宽的高速有线数话同传设备制造技术

本实用新型专利技术公开了一种可灵活配置各业务带宽的高速有线数话同传设备，由现场可编程门阵列ＦＰＧＡ、ＡＲＭ处理器、以太网接口电路、多个话音接口电路、ＸＤＳＬ接口电路及设置开关组成。以太网接口电路的同步串行口与现场可编程门阵列ＦＰＧＡ的同步串行口连接；各话音接口电路ＰＣＭ数据输入输出信号、帧同步信号及时钟信号分别与ＦＰＧＡ的对应信号相连，ＸＤＳＬ接口电路数据线、地址线以及读写控制信号分别连至ＡＲＭ处理器的对应信号，ＡＲＭ处理器的ＩＯ口与设置开关相连；ＡＲＭ处理器的数据线、地址线以及读写控制信号分别与ＦＰＧＡ相应信号相连。本实用新型专利技术可灵活配置传输业务的带宽、具备设置接口、可适应不同需求，且具有相对较大的通用性。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种数据通信设备，尤其涉及一种可灵活配置各业务带宽的高速 有线数话同传设备。
技术介绍
在数据传输中，随着通信业务量的增大，迫切需要在一个信道上传输多路终端机 的数字信号。在发送端将若干个数字信号结合起来组成一个合路信号经过信道传输到接收 端，收端将各路信号从合路信号中分离出来，送到各个接收端，这就是数字信号的复接与分 接。而时分复用技术则是将不同业务的数字信号在同一个信道上占用不同时间片(时隙) 进行传输；而在接收端再用某种方法，将各个时间段内的信号提取出来还原成原始信号的 信道复用通信技术。目前大多数数字信号时分复用所应用的场合都是在通信的信道带宽固定不变，所 传输的业务数量一定，各业务所占用带宽固定的情况下的。所以灵活性不够，当数据用户根 据使用环境想改变传输业务，或者增加业务数量，又或者想改变其中某个业务所占用的带 宽时，多路复用方式也需进行相应的改动，如果所采用的多路复用方法是固定不变的，必然 导致研发工作重复，增加研发成本，不符合设计通用性，标准化要求。且用户可操作性差，不 够灵活，使用不方便。
技术实现思路
本技术的目的在于为提高设备的通用性和可操作性，提供一种灵活机动且 相对通用的可灵活配置各业务带宽的高速有线数话同传设备本技术的技术方案为主要由现场可编程门阵列FPGA、ARM处理器、以太网接 口电路、多个话音接口电路、XDSL接口电路及设置开关组成。以太网接口电路的同步串行 口与现场可编程门阵列FPGA的第一同步串口连接；各话音接口电路的PCM数据输入输出信 号、帧同步信号及时钟信号分别与FPGA的对应信号相连，各话音接口电路的摘挂机信号分 别与FPGA的摘挂机检测信号相连，各话音接口的振铃控制信号与FPGA的振铃控制信号相 连；XDSL接口电路的同步串口与FPGA的第二同步串口相连，ARM处理器的数据线、地址线以 及读写控制信号分别与FPGA及XDSL接口电路各自相应的数据线、地址线、以及读写控制信 号相连，用于完成设置FPGA内的寄存器组及对XDSL线路的管理；ARM处理器的IO 口与设 置开关的各个控制线相连，用于完成设置开关状态的检测。本技术所述的以太网接口电路由以太网口转同步串口集成电路、以太网物理 层收发芯片、同步动态随机存取存储器、隔离变量器、以太网接口组成。以太网口转同步串 口集成电路的同步串口与FPGA的第二同步串口连接，同步动态随机存取存储器的数据线 (D0-D15)、地址线(AO-All)以及读写等控制信号分别与以太网口转同步串口集成电路的 数据线、地址线、读写等控制信号连接，以太网口转同步串口集成电路的MII接口与以太网 物理层收发芯片的MII接口连接，以太网物理层收发芯片的以太网数据发和收信号与隔离变量器相连，隔离变压器再通过以太网接口与以太网相连；话音接口电路主要由话音PCM 编解码芯片、音频变量器、继电器以及摘挂机检测电路构成，话音PCM编解码芯片主要完成 话音的数模变换以及PCM的A律编解码，音频变量器主要完成音频的二四线变换，继电器 主要完成振铃信号的控制，摘挂机检测电路主要完成电话机摘挂机的检测，话音PCM编解 码芯片的PCM数据输入输出信号、帧同步信号及时钟信号分别与FPGA的对应信号相连，话 音PCM编解码芯片的模拟音频输入和输出信号分别与音频变量器的音频输入输出相连，音 频变量器的A、B线与电话机的A、B线相连，同时A、B线上并联摘机检测电路和继电器，由 摘挂机检测电路输出电话机的摘挂机信号与FPGA的摘挂机检测信号相连，继电器的输入 端与铃流模块的输出相连，继电器的控制信号与FPGA的振铃控制信号相连；XDSL接口电路 由数字信号处理器DSP、模拟驱动前端AFE、及耦合变量器构成，数字信号处理器DSP用于完 成XDSL的网格编码脉冲幅度调制，模拟驱动前端AFE用于完成XDSL线路的驱动，数字信号 处理器的DSP的同步串口与FPGA的第一同步串口相连，ARM处理器的数据线(D0-D7)、地 址线(A0-A4)、以及读写等控制信号分别与数字信号处理器DSP的数据线(D0-D7)、地址线 (A0-A4)以及读写控制信号相连，从而完成ARM处理器对XDSL线路的管理，同时ARM处理器 的数据线(D0-D7)、地址线(A0-A7)、以及读写等控制信号分别连至FPGA的对应信号，从而 完成ARM处理器对FPGA内复分接寄存器组的设置，ARM处理器的IO 口与设置开关的各个 控制线相连，处理器用通过这些IO 口检测设置开关的设置状态。 本技术的所述的FPGA采用Xilinx公司出产的XC2S100，用于完成复分接 逻辑设计、以太网口转同步串行口集成电路型号为(SE0162)、以太网物理层收发芯片型 号为(KS8993)、同步动态随机存取存储器型号为(MB81F161622B)。ARM处理器型号为 (LPC2378)。本技术可灵活配置传输业务的带宽；具备设置接口，硬件和软件上不需改变 设计即可适应不同需求，可灵活实现。当用户需求变化时，不用重新设计，只需通过对设备 进行设置，即可满足用户的需求变化。这样既可减少研发人员的工作量，且产品又可满足通 用化的要求。且具有相对较大的通用性。附图说明图1为本技术原理框图；图2为本技术实施例以太网接口电路结构图；图3为本技术实施例话音接口电路结构图；图4本技术实施例ARM处理器及XDSL接口电路结构图。具体实施方式以下结合实施例并附图对本技术进行详细说明。本实施例由现场可编程门阵列FPGA、ARM处理器、以太网接口电路、N个话音接口 电路、XDSL接口电路、铃流模块、电源及设置开关组成。FPGA采用Xilinx公司出产的XC2S100，用于完成复分接逻辑设计。以太网接口电路由以太网口转同步串行口集成电路(SE0162)、以太网物理层收发 芯片(KS8993)、同步动态随机存取存储器(MB81F161622B)、隔离变量器(HXl 148)、以太网接口 (RJ45)组成。以太网口转同步串口集成电路(SE0162)的同步串口与FPGA的同步串口 2连接。 同步动态随机存取存储器的数据线(D0-D15)、地址线(AO-All)、以及读写等控制信号分别 与以太网口转同步串口集成电路(SE0162)的数据线、地址线、读写控制信号连接，用于完 成以太网帧的缓存。以太网口转同步串口集成电路(SE0162)的MII接口与以太网物理层 收发芯片(KS8993)的MII接口连接，完成10M/100M自适应以太网接口到同步串口的转换。 以太网物理层收发芯片(KS8993)的以太网数据发和收信号与隔离变量器相连，隔离变压 器再通过以太网接口(RJ45)与以太网相连。以太网口转同步串行口集成电路(SE0162)是为实现在同步串行线路上透明传输 以太网数据帧的专用集成电路。SE0162可以通过同步串行线路实现以太网数据帧的点对点 传输，支持标准的10/100M的MII接口，与少量外围电路配合即可构成一个以太网到串行线 路上的转换器。发送时将以太网帧缓存，按协议组帧并发送；接收侧主要功能是完成接收时 钟提取、串行数据的帧定位和按协议解帧、以太网帧的组帧和发送。话音接口电路主要由话音P本文档来自技高网...

【技术保护点】
一种可灵活配置各业务带宽的高速有线数话同传设备，其特征在于：现场可编程门阵列ＦＰＧＡ、ＡＲＭ处理器、以太网接口电路、多个话音接口电路、ＸＤＳＬ接口电路及设置开关组成，以太网接口电路的同步串口与现场可编程门阵列ＦＰＧＡ的同步串口（２）连接；各话音接口电路ＰＣＭ数据输入输出信号、帧同步信号及时钟信号分别与ＦＰＧＡ的对应信号相连，各话音接口电路的摘挂机信号与ＦＰＧＡ的摘机检测信号相连，各话音接口电路振铃控制信号与ＦＰＧＡ的振铃控制信号相连；ＸＤＳＬ接口电路的同步串口与ＦＰＧＡ的同步串口（１）相连，ＡＲＭ处理器的数据线、地址线以及读写等控制信号分别连至ＸＤＳＬ接口电路和ＦＰＧＡ各自相应的信号，ＡＲＭ处理器的ＩＯ口与设置开关的各个控制线相连。

【技术特征摘要】
一种可灵活配置各业务带宽的高速有线数话同传设备，其特征在于现场可编程门阵列FPGA、ARM处理器、以太网接口电路、多个话音接口电路、XDSL接口电路及设置开关组成，以太网接口电路的同步串口与现场可编程门阵列FPGA的同步串口(2)连接；各话音接口电路PCM数据输入输出信号、帧同步信号及时钟信号分别与FPGA的对应信号相连，各话音接口电路的摘挂机信号与FPGA的摘机检测信号相连，各话音接口电路振铃控制信号与FPGA的振铃控制信号相连；XDSL接口电路的同步串口与FPGA的同步串口(1)相连，ARM处理器的数据线、地址线以及读写等控制信号分别连至XDSL接口电路和FPGA各自相应的信号，ARM处理器的IO口与设置开关的各个控制线相连。2.根据权利要求1所述的可灵活配置各业务带宽的高速有线数话同传设备，其特征在于(a)以太网接口电路由以太网口转同步串口集成电路、以太网物理层收发芯片、同步 动态随机存取存储器、隔离变量器、以太网接口组成；以太网口转同步串口集成电路的同步 串口与FPGA的同步串口(2)连接，同步动态随机存取存储器的数据线(D0-D15)、地址线 (AO-All)以及读写控制信号分别与以太网口转同步串口集成电路的数据线、地址线、读写 控制信号连接，以太网口转同步串口集成电路的MII接口与以太网物理层收发芯片的MII 接口连接，以太网物理层收发芯片的以太网数据发和收信号与隔离变量器相连，隔离变压 器再通过以太网接口与以太网相连；(b)话音接口电路主要由话音PCM编解码芯片、音频变量器、继电器以及摘机检测电路 构成，话音PCM编解码芯片主要完成话音的数模变换以及PCM的A律编解码，音频变量器主 要完成音频的二四线变换，继电器主要完成振铃信号的控制，摘机检测电路主要完成电话 机摘挂机的检测，话音PCM编解码芯片的PCM数据输入输出信号、帧同步信...

【专利技术属性】
技术研发人员：贺海明，肖继军，陈山虎，
申请(专利权)人：江西联创通信有限公司，
类型：实用新型
国别省市：36[中国|江西]