用于大数乘法器的（７：２）压缩器属于电子签名、加解密技术领域，其特征在于：设计了一种新型的电路单元（７：２）压缩器，（７：２）压缩器具有７个输入信号（ｘ［０］、ｘ［１］、ｘ［２］、ｘ［３］、ｘ［４］、ｘ［５］、ｘ［６］），两个输出信号（ｃａｒｒｙ，ｓｕｍ），同时存在水平方向的级间进位输入ｘ１、ｘ２和水平方向的级间进位输出ｙ１、ｙ２。从ａ１到ａ７的输入信号和级间进位输入ｘ１、ｘ２都是权重为１。而对于输出信号，ｓｕｍ的权重为１，ｃａｒｒｙ的权重为２，级间进位输出ｙ２权重为２，级间进位输出ｙ２权重为４。这样，它能够将７位输入信号压缩为２位输出信号，可以提高部分积压缩阵列的压缩率，从而减少乘法器的总延时。
【技术实现步骤摘要】
本专利技术涉及电子签名、加解密
非对称密码体系克服了传统密码在密钥分配上的困难，容易实现数字签名认证，目前得 到了广泛应用。RSA算法是最为广泛使用的非对称密码体系，其核心是模幂运算C = ￡(M) = W(modw)。模幂运算由模乘运算构成，而模乘运算的关键运算是乘法，因此设计大数模幂乘协处理器的核心是实现快速的大数乘法器。乘法器的结构包括Booth编码和部分积压縮两部分。部分积阵列压縮是最占用时 间的。压縮阵列以各种压縮器作为基本单元，形成树结构从而有效压缩部分积，这方 面的工作最早由Wallace和Dadda提出。压縮器的作用是将大量的输入比特压縮为少 量的输出比特，从而减少总比特数，达到压缩阵列的目的。对于压縮器的描述采用(m: n)的形式，这表示，压縮器具有m位的输入，和n位的输出信号。其中，常见的压 缩器包括(3: 2)压縮器、(4: 2)压縮器和(5: 2)压縮器。还有一些文献中提到 更高阶的压縮器比如(6: 2)压縮器、(9: 2)压縮器，但是由于这些高阶压縮器都是以上述的三种基本压缩器单元为基础搭建的，因此由其组成的部分积阵列压缩的性 能仍然取决于基本压縮器。在图1中左侧给出了 (3: 2)压縮器的结构，可以看到，(3: 2)压縮器实际上就是全加器，它的关键路径为2个等效异或门延时，同时它不存在级间横向的进位。 (3:2)压縮器的输出是权重为2的进位信号和权重为1的和信号。在图1中右侧给出了 (4: 2)压縮器的结构。它的关键路径为3个等效异或门。它具有4个输入信号和2 个输出信号，同时接受邻位的级间进位信号，并产生横向的进位输出信号，它可以将 4个输入信号压缩为2个输出信号，压縮比为2。在图2中给出了 (5: 2)压縮器的结构图。它的关键路径为4个等效异或门延时。 它具有5个输入信号和2个输出信号，同时接收邻位的2个进位输入信号并向同级产 生2个级间进位输出信号。它可以将5个输入信号压縮为2个输出，压縮比为2.5。图 3所示为高阶的(6: 2)压縮器。从图中可以看到，(6: 2)压縮器是采用3个(4: 2)压缩器实现的，因此用(6: 2)压縮器实现的部分积压縮阵列与利用(4: 2)压縮 器实现的部分积压縮阵列性能相当。5这些已知的压缩器单元由于压縮比较小，因此实现的压縮阵列延时较大，不利T 设计大数乘法器。
技术实现思路
本专利技术的目的在于提出了一种可供用于乘法器压缩阵列的压缩器单元(7: 2)压缩器。 本专利技术的特征在于用于大数乘法器的(7: 2)压縮器其特征在于，所述(7: 2)压縮器的输入信号为x: x、 x、 x、 x、 x、 x和x，依次分别用信号a、 b、 c、 d、 e、 f、 g表示，输出的和信号用sum表示，输出的进位信号用carry表示，则该(7: 2) 压縮器共包括IO个信号发生电路，分别用于产生中间信号A、 B、 PA、 PB、 C、 d、 C2、 S 以及输出信号smn和cry，其中信号A的发生电路包括第1与门(与1)、第1与非门(写1)、第2与非门(写2) 以及第3与非门(写3)、第l或门(或l)、第l或非门(或l)、第2或非门(或2)，其中第l与非门(写l)的输入信号为a和b，第2与非门(写2)的输入信号为c和d，第 l或非门(或l)的输入信号为a和b，第2或非门(或2)的输入信号为c和d,第1与门(与l)的输入信号为第1与非门(写1)的输出信号^，以及第2与非门(写2) 的输出信号^，第l或门(或l)的输入信号为第l或非门(逮O的输出信号^，以及 第2或非门(^2)的输出信号^，第3与非门(写3)的输入信号为第l与门(与l)的输出信号，以及第l或门(或l) 的输出信号，而输出为信号A，表示为/4 = (cr.6,c'cO'((a + 6) + (c + d)) — a,6 + ow + a*d + 6.c + W + c'd信号B的发生电路包括第2或门(或2)、第4与非门(写4)、第5与非门(写5)， 以及第6与非门(写6),其中第2或非门2的输入信号为e和f，第4与非门(写4)的输入信号也为e和f，第5与非门(写5)的输入信号为信号g，以及第2或门(或2)的输出信号e+f，第6与非门(写6)的输入信号为第5与非门(写5)的输出信号(e + y)，g，以及第4 与非门(写4)的输出信号i^，该第6与非门(写6)的输出信号B表示为8 = 0 + /)'g'e'/ = + "g + /,g ;信号PA的发生电路包括第l异或门(异或l)、第2异或门(异或2)，以及第3异或 门(异或3)，其中第1异或门(异或1)的输入信号为a和b，第2异或门(异或2)的输入信号为c和d，第3异或门(异或3)的输入信号为第1异或门(异或l)的输出信号"66，以及第2 异或门(异或2)的输出信号c十d，而该第3异或门(异或3).的输出信号表示为PA，信号PB的发生电路包括第4异或门(异或4)和第5异或门(异或5)，其中 第4异或门(异或4)的输入信号为e和f,第5异或门(异或5)的输入信号为g，以及该第4异或门(异或4)的输出信号e0/， 而该第5异或门(异或5)的输出信号PB表示为TlB^e十/0g;信号C的发生电路包括:第15与非门(写15)、第7与非门(写7)以及第8与非门(写8)， 其中第15与非门(写15)的四个输入信号依次为a、 b、 c、 d， 第7与非门(写7)的输入信号为PA和PB，第8与非门(写8)的输入信号为第15与非门(写15)的输出信号a.kW,以及第7 与非门(写7)的输出信号^^，而该第8与非门(写8)的输出信号C表示为 C = (a.6.o力.(iM.尸5) = + a.6.c.d ;信号C2的发生电路包括第6异或门(异或6)、第9与非门(写9)、第10与非门(写10)以及第11与非门(写11)，其中第6异或门(异或6)的输入信号是信号A和信号B， 第9与非门(写9)的输入是信号A和信号B，第10与非门(写10)的输入信号是信号C，以及第6异或门(异或6)的输出信号^①5 ， 第ll与非门(写11)的输入信号是第10与非门(写10)的諭出信号04④5K:，以及第9与非门(写9)的输出信号ITS，该第ll与非门(写11)的输出是水平方向的级间进位输出信号的"，用信号C2表示；信号d的发生电路包括一个第7异或门(异或7)，输入是所述信号C，以及第6异或门 (异或6)的输出信号(^ 5)，输出是另一个水平方向的级间进位输出信号y2，用信号d表示；信号S的发生电路包括一个第IO异或门(异或IO)，输入是信号PA和信号PB，输出是 信号S，信号sum的发生电路包括第8异或门(异或8)以及第9异或门(异或9)，其中第8异或门(异或8)的输入信号是水平方向的级间进位输入信号x,，以及第10异或门 (异或IO)的输出信号(iM@i^)，第9异或门(异或9)的输入信号是另一个水平方向的级间进位输入信号x2，以及第8 异或门(异或8)的输出信号(;c,①(i^e尸S))，信号cany的发生电路包括第3或门(或3)、第12与非门(写12)、第13与非门(写13)， 以及第14与非门(写14)，其中第3或门(或3)的本文档来自技高网...
【技术保护点】
用于大数乘法器的（７：２）压缩器其特征在于，所述（７：２）压缩器的输入信号为：ｘ［０：６］：ｘ［０］、ｘ［１］、ｘ［２］、ｘ［３］、ｘ［４］、ｘ［５］和ｘ［６］，依次分别用信号ａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ表示，输出的和信号用ｓｕｍ表示，输出的进位信号用ｃａｒｒｙ表示，则该（７：２）压缩器共包括１０个信号发生电路，分别用于产生中间信号Ａ、Ｂ、ＰＡ、ＰＢ、Ｃ、Ｃ↓［１］、Ｃ↓［２］、Ｓ以及输出信号ｓｕｍ和ｃａｒｒｙ，其中： 信号Ａ的发生电路包括：第１与门（与１）、第１与非门（与１）、第２与非门（与２）以及第３与非门（与３）、第１或门（或１）、第１或非门（或１）、第２或非门（或２），其中： 第１与非门（与１）的输入信号为ａ和ｂ，第２与非门（与２）的输入信号为ｃ和ｄ，第１或非门（或１）的输入信号为ａ和ｂ，第２或非门（或２）的输入信号为ｃ和ｄ， 第１与门（与１）的输入信号为第１与非门（与１）的输出信号＊，以及第２与非门（与２）的输出信号＊，第１或门（或１）的输入信号为第１或非门（或１）的输出信号＊，以及第２或非门（或２）的输出信号＊，第３与非门（与３）的输入信号为第１与门（与１）的输出信号，以及第１或门（或１）的输出信号，而输出为信号Ａ，表示为： Ａ＝＊＊＊＝ａ.ｂ＋ａ.ｃ＋ａ.ｄ＋ｂ.ｃ＋ｂ.ｄ＋ｃ.ｄ 信号Ｂ的发生电路包括：第２或门（或２）、第４与非门（与４）、第５与非门（与５），以及第６与非门（与６），其中： 第２或非门２的输入信号为ｅ和ｆ，第４与非门（与４）的输入信号也为ｅ和ｆ， 第５与非门（与５）的输入信号为信号ｇ，以及第２或门（或２）的输出信号ｅ＋ｆ， 第６与非门（与６）的输入信号为第５与非门（与５）的输出信号＊＊＊，以及第４与非门（与４）的输出信号＊，该第６与非门（与６）的输出信号Ｂ表示为： Ｂ＝＊＊＊＝ｅ.ｆ＋ｅ.ｇ＋ｆ.ｇ； 信号ＰＡ的发生电路包括：第１异或门（异或１）、第２异或门（异或２），以及第３异或门（异或３），其中： 第１异或门（异或１）的输入信号为ａ和ｂ， 第２异或门（异或２）的输入信号为ｃ和ｄ， 第３异或门（异或３）的输入信号为第１异或门（异或１）的输出信号ａ⊕ｂ，以及第２异或门（异或２）的输出信号ｃ⊕ｄ，而该第３异或门（异或３）的输出信号表示为ＰＡ，ＰＡ＝ａ⊕ｂ⊕ｃ⊕ｄ； 信号ＰＢ的发生电路包括：第４异或门（异或４）和第５异或门（异或５），其中： 第４异或门（异或４）的输入信号为ｅ和ｆ， 第５异或门（...
【技术特征摘要】
【专利技术属性】
技术研发人员：李树国，马伟楠，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。