通过分子键合组装晶片的方法技术

本发明专利技术涉及一种通过分子键合来键合两个晶片（２０，３０）的方法，其中从施加到两个晶片的至少其中之一（３０）上的压力点（４３）引发第一键合波传播，之后在涵盖压力点（４３）的区域上引发第二键合波传播。可以通过在两个晶片之间嵌入分隔元件（４１）以及通过至少在开始第一键合波传播之后抽出该元件来获得第二键合波传播。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及通过将初始衬底上形成的至少一个层转移到最终衬底上来制造多层 半导体晶片或衬底的领域，其中被转移的层对应于初始衬底的一部分。被转移的层还可 以包括整个或一部分部件，或者包括若干个微部件。
技术介绍
更具体而言，本专利技术涉及将层从被称为“施主衬底”的衬底转移到被称为“接 收衬底”的最终衬底上时出现的不均勻变形(heterogeneous deformation)的问题。尤其，在需要将一层或多层微部件转移到最终支撑衬底上的三维部件集成技术(3D集成)的情况 下、在电路转移的情况下、以及在背光照明成像器的制造中，已经观察到这样的变形。 被转移的层包括至少部分地制造在初始衬底上的微部件(电子器件、光电器件等等)，再 将这些层堆叠到自身可包括部件的最终衬底上。特别是由于单一层上的微部件的在很大 的程度上缩小的尺寸和庞大的数量，每个被转移的层都必须以相当高的精度定位在最终 衬底上，以便与下面的层精确对准。另外，在层被转移之后可能还需要对层进行处理， 例如形成其他微部件、使微部件露出表面、制造互连等等。但是申请人发现，在转移之后的有些情况下，形成与转移之前所形成的微部件 对准的额外的微部件即使不是不可能，也是非常困难的。参考显示制造三维结构的示例的图IA至图IE描述这种未对准的现象，所述制 造三维结构的示例包括将形成在初始衬底上的微部件层转移到最终衬底上、以及在键合 之后在初始衬底的暴露表面上形成额外的微部件层。图IA和图IB显示了其上形成有第 一系列微部件11的初始衬底10。使用限定与待制造的微部件11相对应的图案形成区域 的掩模，通过光刻来形成微部件11。如图IC所示，之后初始衬底10的包括微部件11的表面与最终衬底20的一个表 面直接接触。通常通过分子键合(molecular bonding)来实现初始衬底10与最终衬底20 之间的键合。因此，在衬底10和20之间的键合界面处获得微部件11的隐埋层。在键 合之后，如图ID所示，初始衬底10被减薄以去除位于微部件11的层上方的材料的一部 分。于是得到由最终衬底20和与初始衬底10的剩余部分相对应的层IOa所组成的复合 结构30。如图IE所示，制造三维结构的下一个步骤是在被减薄的初始衬底10的暴露表面 上形成第二层微部件12，或者与层IOa中所包括的部件对准(进行接触、互连等)在暴露 表面上进行额外的技术处理。为了简单起见，我们将在下文中用术语“微部件”来表示 在必须被精确定位的层中或层上进行若干技术步骤处理所得到的器件。因此，这些微部 件可以是有源部件或无源部件，仅进行接触或表示互连。 为了形成与隐埋的微部件11对准的微部件12，使用与形成微部件11所使用的掩 模相类似的光刻掩模。被转移的层，例如层10a，典型地对于微部件和形成层的晶片两者 均包括标记，在诸如光刻过程中所进行的技术处理阶段，定位和对准工具特别会使用到这些标记。但是，即使使用定位工具，在有些微部件11和12之间仍然会出现偏差，例如图 IE中显示的偏差Au、Δ22、Δ33、Δ44(分别对应于在微部件对11/12^ 112/122、113/123 和114/124之间观察到的偏差)。 产生这些偏差的原因是在初始衬底在与最终衬底的组装中初始衬底的层中出现 的不均勻变形。变形导致一些微部件11移位。另外，转移之后形成在衬底的暴露表面 上的一些微部件12表现出相对于微部件11的位置变化，这些位置变化可以是几百纳米数 量级的，甚至是微米数量级的。两层微部件11和12之间的这种未对准现象(也被称为“覆盖”)可能引起短 路、堆叠中的变形或者两层微部件之间的错误连接。因此这种覆盖(overlay)现象导致所 制造的多层半导体晶片的质量和价值下降。由于对微部件的微型化及每层微部件的集成 密度的要求不断提高，这种现象的影响愈加严重。三维结构制造中的对准问题是已知的。Burns等人所著的文献“AWafer-Scale 3-D Circuit Integration Technology”， IEEE Transactions On Electron Devices， vol.53, No.10, 0ct.2006描述了一种检测键合的衬底之间的对准变化的方法。Haisma等人所著 的文献 “Silicon-Wafer Fabrication and (Potential) Applications of Direct-Bonded Silicon” , Philips Journal of Research, Vol.49, No.1/2, 1995强调了晶片的平整的重要性，特别是在 抛光步骤中，以便获得优质的最终晶片，即微部件之间具有最小可能偏差(offset)。更宽泛地讲，在衬底转移到其他衬底的过程中，不希望在衬底中引入不均勻的 变形。
技术实现思路
本专利技术提出一种将衬底转移到另一衬底上时限制在衬底中出现的不均勻的变形 的方案。为此目的，本专利技术提出一种在两个晶片或衬底之间通过分子键合实现的键合方 法，包括a)使待组装的晶片的表面至少部分接触，b)从施加到两个晶片的至少其中之一上的压力点引发第一键合波传播，c)在涵盖所述压力点的区域施加第二键合波传播。因此，如下文所详述，在通常用于引起分子键合的第一键合波传播之后，引发 在包括压力点的区域之上的第二键合波传播，减小了引发第一键合波传播在晶片中造成 的不均勻变形，同时在两个晶片相接触的全部表面上进行分子键合。通过这样尽量减小分子键合时压力点的施加所导致的变形，大大降低了后续形 成微部件的附加层过程中产生覆盖的风险。优选在所述两个晶片其中之一的边缘附近施加压力点，以允许第一键合波传播 长距离，以及在远离压力点的部分形成几乎不具有变形的区域。根据本专利技术的一个方面，在步骤a)中，在待组装的晶片的表面之间嵌入分隔元 件，该元件在步骤C)中被去掉以引发所述第二键合波传播。在实施方式的变形中，在步 骤b)之后和步骤c)之前，也可以向晶片内部移动所述分隔元件，从而使第一键合波传播过程中形成的键合界面部分地打开。根据本专利技术的另一方面，在步骤a)中使晶片完全接触。然后，在步骤C)之前， 在至少位于压力点附近的区域使组装的晶片的表面部分地非键合，然后使所述表面再次 接触，以便引发第二键合波传播。优选使组装的晶片的表面在包括压力点的区域非键 合，这有助于在该区域中释放应力。本专利技术还提供一种用于制造复合三维结构的方法，该方法包括在第一衬底的一 个表面上制造第一层微部件的步骤以及将第一衬底的带有第一层微部件的表面键合到第 二衬底上的步骤，以及其特征在于按照本专利技术的组装方法来组装第一和第二衬底。采用本专利技术的组装方法的含义是，在转移微部件层时消除覆盖现象，并且可以 制造非常高质量的多层半导体晶片。微部件层可以特别包括图像传感器。在这种情况下，第二衬底的材料可以是透明材料，例如硅石或石英。附图说明图IA至图IE是显示根据现有技术的三维结构的产品的示意图，图2至图5是根据本专利技术的一个实施例通过分子键合的键合方法的示意图；图6至图10是根据本专利技术的一个实施例通过分子键合的组装方法的示意图；图IlA至图IlD是显示采用本专利技术的组装方法制造的三维结构的示意图，图12是用于执行图IlA至图IlD所本文档来自技高网...

【技术保护点】
一种通过分子键合来键合两个晶片或衬底（２０，３０）的方法，该方法包括：　　ａ）使待组装的晶片的表面（２１，３１）至少部分接触，　　ｂ）从施加到两个晶片的至少其中之一上的压力点（４３）引发第一键合波传播（４４），　　ｃ）在涵盖所述压力点（４３）附近的区域引发第二键合波传播（４６）。

【技术特征摘要】
【国外来华专利技术】FR 2008-5-6 08529901.一种通过分子键合来键合两个晶片或衬底(20，30)的方法，该方法包括a)使待组装的晶片的表面(21，31)至少部分接触，b)从施加到两个晶片的至少其中之一上的压力点(43)引发第一键合波传播(44)，C)在涵盖所述压力点(43)附近的区域引发第二键合波传播(46)。2.如权利要求1所述的方法，其特征在于在所述两个晶片其中之一的边缘附近施加所 述压力点(43)。3.如权利要求1或2所述的方法，其特征在于在步骤a)中，在待组装的晶片的表面 (21，31)之间嵌入分隔元件(41)，以及在步骤c)中，去掉所述分隔元件(41)以引发所 述第二键合波传播(46)。4.如权利要求3所述的方法，其特征在于，在步骤b)之后和步骤C)之前，将所述分 隔元件(41)移向所述晶片(20，30)的内侧。5.如权利要求1或2所述的方法，其特征在于，在步骤C)之前，在至少位于压力点 (63)附近的区域使组装的晶片(50，60)的表面(51，61)部分地非键合。6.如权利要求5所述的方法，其特征在于使组装的晶片(50，60)的表面(51，61)在 ...

【专利技术属性】
技术研发人员：M布鲁卡特，B阿斯帕尔，C拉加和，T巴尔热，
申请(专利权)人：SOITEC绝缘体上硅技术公司，
类型：发明
国别省市：FR