非易失性阻变存储器制造技术

描述了非易失性阻变存储器，其包括具有第一电极、第二电极、处于第一电极和第二电极之间的金属氧化物的存储器元件。金属氧化物使用体介导转换进行转换，其具有大于４电子伏特（ｅＶ）的带隙，具有对于每一百埃的金属氧化物厚度具有至少一伏的用于设置操作的设置电压，以及，对于每二十埃的所述金属氧化物厚度，在０．５伏（Ｖ）下测量，具有小于４０安每平米厘米（Ａ／ｃｍ２）的漏电流密度。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及电子存储器。更具体地，描述了非易失性阻变(resistive switching)存储器。
技术介绍
非易失性存储器是在不被供电时保持其存储内容的半导体存储器。非易失性存 储器用于电子设备例如数字照相机、蜂窝电话和音乐播放器中的存储以及一般计算机系 统、嵌入式系统和需要永久存储的其他电子设备中的存储。非易失性半导体存储器可以 是可移动和便携存储卡或其他的存储模块的形式，可集成到其他类型的电路或设备中， 或可以是任何其他的期望的形式。非易失性半导体存储器由于其小尺寸和持久性、没有 移动部分以及操作用电需求小的优势而变得更加普遍。闪速存储器是用于各种设备中的普通类型的非易失性存储器。闪速存储器使用 可导致漫长的访问、擦除和写入时间的体系结构。用户对电子设备的操作速度和存储需 求快速增长。在很多情况下，闪速存储器正日益不足以适应非易失性存储器的需要。另 外，如果非易失性存储器的速度增加到满足RAM和当前使用易失性存储器的其他应用的 需要，则易失性存储器(例如随机存取存取(RAM))可能被非易失性存储器替代。因此，所需要的是新型的非易失性存储器。包括有响应于电压的施加而显示出 电阻状态的改变的元件的存储器已被描述。这些存储器一般具有操作限制和耐久性限 制。因此，希望有具有改进的操作特性和耐久性特性的阻变存储器。附图的简要描述本专利技术的各种实施方式在以下的详细描述和附图中被公开附图说明图1示出了阻变存储器元件的存储器阵列；图2A是对于存储器元件的电流⑴的对数与电压(V)的关系的曲线图；图2B是显示了电阻状态变化的存储器元件的电流⑴的对数与电压(V)的对数 的关系的曲线图；图3A-3C是示出了用于本文所描述的存储器元件中的若干材料系统的金属氧化 物层的厚度和设置电压、重置电压和导通/关闭电流比之间的关系；图3D是示出了用于本文所描述的存储器元件的金属氧化物的非金属特性的图；图4A示出了依照各个实施方式的示例性存储器元件；图4B-4C是分布图并示出了存储器元件的样例的导通电流、关闭电流、设置电 压和重置电压；图5A示出了依照各个实施方式的使用叠层氧化物系统的存储器元件；图5B示出了包括缺陷获取(defect access)层的存储器元件；图5C示出了包括掺杂层、基区层和缺陷获取层的存储器元件；以及图6是描述了用于形成存储器元件的过程的流程图。详细的描述 一个或多个实施方式的详细描述在以下连同附图一起被提供。详细的描述结合 这样的实施方式被提供，但不限于任何特定的例子。范围仅由权利要求来限制，且包括 大量的可选形式、修改和等效形式。大量的具体的细节在以下的描述中被阐述，以便提 供全面的理解。这些细节是为了举例的目的被提供的，且所描述的技术可在缺少这些具 体的细节中的一些或全部的情况下依照权利要求来实行。为了清楚，本
内与实 施方式有关的已知的技术材料未被详细描述以避免导致对本描述的不必要的模糊。根据各个实施方式，阻变存储器可使用体介导(bulk-mediated)转换机制形成。 根据这些实施方式中的一些实施方式，金属-绝缘体-金属(MIM)存储器元件可由两个 电极和一层或多层分布在该两个电极之间的一种或多种金属氧化物形成。如本文中所使 用的体转换机制描述了由金属氧化物的体中的事件(例如，缺陷的填充或清空)导致的电 阻率的改变。在这些实施方式中，金属氧化物中可形成或增强缺陷例如陷阱(trap)。缺 陷通过施加一组电压脉冲被填充以形成非金属渗流路径，并通过施加重置电压脉冲被清 空以中断渗流路径。在设置操作过程中形成的渗流路径增加了金属氧化物的传导率，从 而减小了金属氧化物和存储元件的电阻率。电阻率的改变可在另一个电压上读出，以确 定存储器元件的存储内容。用于金属氧化物和电极的材料可被选择来增强存储器元件的 特性。本文中所描述的一些存储元件可包括具有某些特性例如高带隙、低渗漏、体转 换特性以及可调整(例如，根据厚度调整)的设置电压的单层金属氧化物。其他的存储器 元件可包括多层的金属氧化物和/或掺杂物，以增强或改变存储器元件的特性。另外， 存储器元件的至少一个电极可以是贵金属或近贵金属。I.存储器结构图1示出了阻变存储器元件102的存储器阵列100。存储器阵列100可以是存储 器设备或其他集成电路的部分。存储器阵列100是可能的存储器配置的例子；应理解若 干种其他的配置也是可能的。读和写电路可使用信号线104和与之垂直的信号线106连接到存储器元件102。 信号线例如信号线104和信号线106有时候称为字线和位线，并被用于读和写数据到阵列 100的元件102中。单个的存储器元件102或存储器元件组102可使用适当的一组信号 线104和106寻址。存储器元件102可由材料的一层或多层108形成，如以下所进一步 详细描述。另外，所示出的存储器阵列可以竖直方式堆叠以形成多层3-D存储器阵列。任何适当的读和写电路和阵列布局方案都可用于由阻变存储器元件例如元件102 构件非易失性存储设备。例如，水平的和竖直的线104和106可直接连接到阻变存储器 元件102的端子。这仅是示例性的。如果需要，其他的电设备可与每个存储器元件102(例如，见图4A)相关联 (即，一层或多层108)。这些有时候称为电流导引(current steering)元件的设备可包括例如二极管、p-i-n 二极管、硅二极管、硅p-i-n 二极管、晶体管等。电流导引元件可在存 储器元件102中任何适当的位置串联连接。II.存储器操作在读操作过程中，存储器元件102的状态可通过将感测电压(即，“读”电压) 施加到适当的一组信号线104和106的方式来感测。根据其历史记录，以这种方式被寻 址的存储器元件可以处于高电阻状态或者低电阻状态中的任一种。因此存储器元件的电 阻确定存储器元件存储什么数字数据。例如，如果存储器元件具有高电阻，则存储器元 件可被称为包含逻辑1(即，“1”位)。在另一方面，如果存储器元件具有低电阻，则 存储器元件可被称为包含逻辑0(即，“0”位)。在写操作期间，存储器元件的状态可 通过将适当的写信号施加到适当的一组信号线104和106的方式来改变。图2A是对于存储器元件102的电流⑴的对数与电压(V)的关系的曲线图200。 图2A示出了改变存储器元件102的存储内容的设置操作和重设操作。初始地，存储器元 件102可处于高电阻状态(“HRS”，例如，存储逻辑0)。在这种状态下，存储器元件 102的电流与电压关系特性由实线HRS 202表示。存储器元件102的高电阻状态可由读 和写电路使用信号线104和106感测。例如，读和写电路可将读电压Vread施加到存储 器元件102并可感测流经存储器元件102得到的“关闭”电流IQFF。当希望在存储器元 件102中存储逻辑1时，存储器元件102可被置于其低电阻状态。这可通过使用读和写 电路在信号线104和106两端施加设置电压Vset来完成。将Vset施加到存储器元件102 使得存储器元件102转换到其低电阻状态，如虚线206所指示。在这个区域中，存储器 元件102改变，以使得在设置电压Vset被移除之后存储器元件102的特征由低电阻曲线 LRS 204表征。如以下所进一步描述，存本文档来自技高网...

【技术保护点】
一种非易失性阻变存储器元件，包括：　　第一电极；　　第二电极；　　金属氧化物，该金属氧化物在所述第一电极和所述第二电极之间，所述金属氧化物：使用体介导转换进行转换；　　具有大于４电子伏特（ｅＶ）的带隙；　　对于每一百埃的所述金属氧化物的厚度具有至少一伏的用于设置操作的设置电压；　　在所述存储器元件的关闭状态下，对于每二十埃的所述金属氧化物的厚度，在０．５伏（Ｖ）下测量，具有小于每平方厘米４０安（Ａ／ｃｍ↑［２］）的漏电流密度；以及　　其中所述存储器元件从低电阻状态转换到高电阻状态以及从高电阻状态转换到低电阻状态。

【技术特征摘要】
【国外来华专利技术】US 2008-5-1 61/049,752;US 2008-10-21 12/255,1091.一种非易失性阻变存储器元件，包括 第一电极；第二电极；金属氧化物，该金属氧化物在所述第一电极和所述第二电极之间，所述金属氧化物使用体介导转换进行转换； 具有大于4电子伏特(eV)的带隙；对于每一百埃的所述金属氧化物的厚度具有至少一伏的用于设置操作的设置电压； 在所述存储器元件的关闭状态下，对于每二十埃的所述金属氧化物的厚度，在0.5伏 (V)下测量，具有小于每平方厘米40安(A/cm2)的漏电流密度；以及其中所述存储器元件从低电阻状态转换到高电阻状态以及从高电阻状态转换到低电 阻状态。2.如权利要求1所述的存储器元件，其中至少一个所述电极包括贵金属。3.如权利要求1所述的存储器元件，其中所述第一电极从由氮化钛、硅化物和硅组成的组中选择；所述金属氧化物从由氧化铪、氧化铝、氧化钽、氧化锆和氧化钇组成的组中选择；以及所述第二电极从由钼、镍、铱、氧化铱、氮化钛、氮化钽、钌、氧化钌、钌-钛合 金、镍-钛合金以及氮化钽/镍/氮化钽叠层组成的组中选择。4.如权利要求1所述的存储器元件，其中所述体介导转换是非金属转换机制。5.如权利要求1所述的存储器元件，其中所述金属氧化物的电阻率随温度的下降而增加。6.如权利要求1所述的存储器元件，其中所述体介导转换是陷阱介导机制。7.如权利要求6所述的存储器元件，其中所述陷阱填充机制包括 针对所述设置操作形成渗流路径；以及针对重置操作中断渗流路径。8.如权利要求1所述的存储器元件，其中所述金属氧化物包括掺杂物。9.如权利要求8所述的存储器元件，其中所述掺杂物从以下项的组中选择稀土金 属、稀土金属氧化物、镧、氧化镧、铈、氧化铈、镨、氧化镨、钕、氧化钕、钆、氧化 钆、铒、氧化铒、镱、氧化镱、镥和氧化镥。10.如权利要求8所述的存储器元件，其中所述掺杂物的第一金属是与所述金属氧化 物的第二金属相同的金属。11.如权利要求8所述的存储器元件，其中所述掺杂物是具有与所述金属氧化物的第二价带或第二导带的差异大于50meV的第 一价带或第一导带的深层掺杂物。12.如权利要求8所述的存储器元件，其中所述掺杂物从由铪、氧化铪、氧、硅、氧 化硅、氮、氟、铬、氧化铬、氧化钪、氧化钇、氧化镍组成的组中选择。13.如权利要求1所述的存储器元件，其中所述设置操作包括将所述设置电压施加于所述存储器元件以将所述存储器元件从所述高电阻状态转换到所述低电阻状态；以及重置操作包括将重置电压施加到所述存储器元件以将所述存储器元件从所述低电阻 状态转换到所述高电阻状态。14.如权利要求13所述的存储器元件，其中所述重置电压在所述存储器元件的阳极是 正的。15.如权利要求14所述的存储器元件，其中所述阳极是所述存储器元件的所述第二电极。16.如权利要求13所...

【专利技术属性】
技术研发人员：普拉桑特法塔克，托尼江，普拉加蒂库马尔，迈克尔米勒，
申请(专利权)人：分子间公司，
类型：发明
国别省市：US