用于测试半导体装置的电路和方法制造方法及图纸

一种用于测试半导体装置的电路，包括：配置用于响应于测试模式信号、将测试电压施加到穿透硅通孔（ＴＳＶ）的第一端的测试电压施加单元，以及配置为连接到所述ＴＳＶ的第二端并检测从所述ＴＳＶ的第二端输出的电流的检测单元。

【技术实现步骤摘要】

本公开的各个实施例总的来说涉及半导体装置，具体地说涉及用于测试半导体装 置的电路和方法。
技术介绍
为了增加半导体装置的集成度，已经开发包括多个堆叠芯片的3维(3D)半导体装 置。堆叠芯片提供了使得3D半导体装置能被封装进单个封装内的结构。近来，已经开发穿 透硅通孔(TSV)型半导体装置，其中，硅通孔被形成为穿透多个堆叠芯片，从而所有的芯片 彼此电连接。3D半导体装置具有多个TSV，从而多个堆叠芯片通常可以接收各种信号。例如，在 存储装置的情形中，多个堆叠芯片通常可以通过TSV接收地址信号、测试信号、输入/输出 线信号以及命令信号。然而，在TSV中可能出现各种缺陷。例如，缺陷可以包括由于TSV中导电材料的不 完全填充而产生的空隙、由于芯片的翘曲或凸块材料(bumpmaterial)的迁移导致的凸块 接触失效，以及TSV本身的破裂。由于TSV电连接多个芯片，如果由于缺陷的出现TSV形成开路，则TSV不能正确地 起作用。因此，必须用能起作用的TSV来替换有缺陷的TSV。因此，由于TSV的正确连接对于可靠的产品制造是重要的，于是需要确定TSV是否 正确连接的方法。
技术实现思路
本专利技术的各个实施例包括，该电路和方法可以 确定TSV是否连接。在本专利技术的一个方面，一种用于测试半导体装置的电路包括测试电压施加单元， 配置用于响应于测试模式信号，将测试电压施加到穿透硅通孔(TSV)的第一端；以及检测 单元，配置为连接到所述TSV的第二端并且检测从所述TSV的第二端输出的电流。在本专利技术的另一个方面，一种测试半导体装置的方法包括在测试操作期间施加 电流到TSV ；以及将流经所述TSV的电流量与参考值进行比较。在本专利技术的再一方面，一种用于测试半导体装置的电路包括测试电压施加单元， 配置用于响应于测试模式信号将测试电压施加到TSV的第一端；以及检测单元，配置为连 接到所述TSV的第二端，将从所述TSV的第二端输出的电压与参考电压进行比较，并产生检测信号。在本专利技术的再一方面，一种用于测试半导体装置的电路包括测试电压施加部件， 配置用于响应于测试模式信号将测试电压施加到多个TSV ；以及确定部件，配置为响应于 所述测试模式信号，顺序地连接到所述多个TSV中的一个TSV。在本专利技术的再一方面，一种用于测试半导体装置的电路包括测试电压施加部件， 配置用于响应于测试模式信号将测试电压施加到第一 TSV和第二 TSV ；以及确定部件，配置 为响应于所述测试模式信号，连接到所述第一 TSV和第二 TSV。附图说明包括在本说明书中并构成本说明书的一部分的附图说明与本专利技术相一致的各个 实施例，并且附图连同说明书用来解释本专利技术的原理，图IA和IB是示意性地说明根据本发 明的一个实施例的用于测试半导体装置的电路的配置的框图。图2是示意性地说明根据本专利技术的一个实施例的用于测试半导体装置的电路的 配置的框图。图3是说明图2中所示的半导体装置的确定部件的配置的框图。图4是示出图2中所示的测试电路的操作的时序图。具体实施例方式结合附图，参考以下描述的实施例，本专利技术的优点和特点以及实现它们的方法将 会变得明显。然而，本专利技术不限于以下描述的示例性实施例，而可以以不同的方式来实施。 因此，提供示例性实施例以便本领域技术人员能透彻理解本专利技术的教导，并完全告知本发 明的范围，并且示例性实施例仅受所附权利要求的范围的限制。在整个说明书中，相同的元 件使用相同的附图标记。图IA和IB是示意性地说明根据本专利技术的一个实施例的用于测试半导体装置的电 路的配置的框图。参考图IA和图1B，测试电路包括测试电压施加单元10、穿透硅通孔(TSV) 以及检测电路20。测试电压施加单元10响应于测试模式信号TM，将测试电压Vtest施加 到TSV。测试模式信号TM包括被输入以测试半导体装置的信号。当输入测试模式信号TM 时，测试操作可以开始。因此，如果使能测试模式信号TM并且开始测试操作，则测试电压施 加单元10将测试电压Vtest施加到TSV。测试电压施加单元10可以包括例如金属氧化物半导体(MOS)晶体管。注意，测试 电压施加单元10可以包括图IA中的P型金属氧化物半导体(PM0Q晶体管Pl或者图IB 中的η型金属氧化物半导体(NMOQ晶体管W。在图IA中，PMOS晶体管Pl具有接收测试 模式信号TM的反相信号TMb的栅极、被施加测试电压Vtest的源极端以及连接到TSV的第 一端的漏极端。在图IB中，NMOS晶体管m具有接收测试模式信号TM的栅极、被施加测试 电压Vtest的漏极端以及连接到TSV的第一端的源极端。因此，如果测试模式信号TM被使 能至高电平，测试电压施加单元10可将测试电压Vtest施加至TSV的第一端。检测单元20连接到TSV的第二端。由于检测单元20连接到TSV的第二端，检测 单元20可以检测流经TSV的电流或从TSV的第二端输出的电压。提供给半导体装置的压 点可以用作检测单元20。此外，检测单元20可以包括差分放大器。在检测单元20包括压点的情形中，压点可以接收流经TSV的电流。通过测试设备或通过探针检测可以测量流经 TSV的电流量。因此，通过比较流经TSV的电流量和参考值，可以确定TSV是否正确连接。在检测单元20包括差分放大器的情形中，检测单元20可以放大从TSV的第二端 输出的电压与参考电压之间的差值，并且产生检测信号。由于测试电压Vtest被施加到TSV 的第一端，如果测试模式信号TM被使能，检测单元20可以比较从TSV的第二端输出的电压 与参考电压，并且产生检测信号。如果从TSV的第二端输出的电压的电平高于参考电压的 电平，因为已经使能检测信号，则可以通过检测信号做出关于TSV是否正确连接的确定。因 为检测信号具有关于TSV正确或不正确连接或TSV断开的信息，可以在半导体装置中将检 测信号用于各种目的，例如修复。可以根据测试电压Vtest的电平和期望的电平，可以改变参考值和参考电压。测 试电压Vtest可以包括例如外部电压。当测试电压Vtest包括外部电压时，考虑构成测试 电压施加单元10的MOS晶体管的阈值电压和TSV的电导率，可以适当地设置参考值和参考 电压。例如，可以设置参考值为当施加测试电压Vtest时能流动的电流的最大量的一半，可 以设置参考电压为测试电压Vtest的一半。下面是根据本专利技术的实施例的用于测试半导体装置的电路的示例性操作。如果测 试模式信号TM被使能且测试电压Vtest被施加至TSV的第一端，则电流流经TSV。检测单 元20被施加有从TSV的第二端输出的电流或电压。如果从TSV的第二端输出的电流量大于 参考值，则可以确定TSV为正确连接，而如果所述电流量小于参考值，则可以确定TSV为不 正确连接或者断开。类似地，如果从TSV的第二端输出的电压的电平高于参考电压的电平 从而检测信号被使能，则可以确定TSV为正确连接。相反地，如果从TSV的第二端输出的电 压的电平低于参考电压的电平从而检测信号被禁止，则可以确定TSV不正确连接或断开。因此，在根据本专利技术的实施例的用于测试半导体装置的电路中，可以用简单且便 利的方式测试半导体装置的TSV是否开路或是否短路。然而，因为半导体装置包括多个 TSV,单个地检查TSV的连接是困本文档来自技高网...

【技术保护点】
一种用于测试半导体装置的电路，包括：测试电压施加单元，配置用于响应于测试模式信号将测试电压施加到穿透硅通孔ＴＳＶ的第一端；以及检测单元，配置为连接到所述ＴＳＶ的第二端，并且检测从所述ＴＳＶ的第二端输出的电流。

【技术特征摘要】
KR 2009-10-29 10-2009-01035981.一种用于测试半导体装置的电路，包括测试电压施加单元，配置用于响应于测试模式信号将测试电压施加到穿透硅通孔TSV 的第一端；以及检测单元，配置为连接到所述TSV的第二端，并且检测从所述TSV的第二端输出的电流。2.根据权利要求1所述的电路，其中，当所述测试模式信号被使能时，所述测试电压施 加单元将测试电压施加到所述TSV的第一端。3.—种测试半导体装置的方法，包括在测试操作期间施加电流到穿透硅通孔TSV;以及 将流经所述TSV的电流量与参考值进行比较。4.根据权利要求3所述的方法，其中，所述参考值基本上等于或者小于预定的电流量。5.一种用于测试半导体装置的电路，包括测试电压施加单元，配置用于响应于测试模式信号将测试电压施加到TSV的第一端；以及检测单元，配置为连接到所述TSV的第二端，将从所述TSV的第二端输出的电压与参考 电压进行比较，并产生检测信号。6.根据权利要求5所述的电路，其中，当所述测试模式信号被使能时，所述测试电压施 加单元将测试电压施加到所述TSV。7.一种用于测试半导体装置的电路，包括测试电压施加部件，配置用于响应于测试模式信号将测试电压施加到多个穿透硅通孔 TSV ；以及确定部件，配置为响应于所述测试模式信号，顺序地连接到所述多个TSV中的一个TSV。8.根据权利要求7所述的电路，其中，当所述测试模式信号被使能时，所述测试电压施 加部件将测试电压施加到所述多个TSV。9.根据权利要求7所述的电路，其中，所述确定部件包括选择信号发生单元，配置用于当所述测试模式信号被使能时，产生与时钟信号同步的 多个选择信号；选择单元，配置用于接收所述多个选择信号；以及 检测单元，并且其中，所述选择单元响应于所述多个选择信号，将所述多个TSV连接到所述检测单元。10.根据权利要求9所述的电路，其中，所述选择信号发生单元产生所述多个选择信 号，使得所述多个选择信号的使能时间间隔彼此不重叠。11.根据权利要求9所述的电路，其中，所述选择信号发生单元...

【专利技术属性】
技术研发人员：崔珉硕，李锺天，边相镇，丘泳埈，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR