本发明专利技术涉及一种具有多个堆叠芯片的半导体装置，包括：穿透硅通孔（ＴＳＶ），配置为将多个芯片耦合在一起，并配置为串联耦合到多个电压降单元；多个信号转换单元，多个信号转换单元中的每一个配置为将从多个芯片中的相应的一个芯片的电压降单元输出的电压转换成数字编码信号，并且将该数字编码信号提供作为多个芯片中的相应的一个芯片的芯片识别信号；以及多个芯片选择信号产生单元，多个芯片选择信号产生单元中的每一个配置为将芯片识别信号与芯片选择识别信号比较，以产生多个芯片中的相应的一个芯片的芯片选择信号。
【技术实现步骤摘要】
本公开内容的各方面总的来说涉及一种半导体存储装置，具体地说涉及一种包括 芯片选择电路的半导体装置。
技术介绍
为了提高半导体装置的集成密度，近来正在开发将多个芯片堆叠和封装成单个封 装体的三维(3D)半导体装置。由于3D半导体装置在单个器件内包括多个芯片，因此3D半 导体装置配置为使得电信号可以将多个芯片中的每一个与其它芯片区别开，并且从多个芯 片中选择特定的芯片。图1是示出包括现有技术的芯片选择电路的半导体装置的构造的示图。如图1所 示，构成半导体装置的三个芯片即芯片1、芯片2以及芯片3以一个位于另一个顶上的方式 堆叠，但未形成精确的垂直对齐。芯片1至芯片3中的每一个包括单独的芯片选择引脚(或 焊盘)1和2以接收芯片选择信号。通过两个芯片选择引脚1和2施加两个电压，例如外部 电压VDD和接地电压VSS，给芯片1至芯片3中的每一个。因此，基于所施加的两个电压VDD 和VSS可以从三个芯片芯片1至芯片3中选择特定的芯片。如图1所示，由于现有技术的 半导体装置包括两个芯片选择引脚1和2，因此最多可进行四个芯片选择。然而，由于现有技术的半导体装置需要配备有上述的单独的芯片选择引脚，因此 难以保证用于严格限制可获得的芯片选择数量的芯片选择引脚的表面区域。另外，由于需 要单独的布线连接以对芯片选择引脚提供电压VDD和VSS，因此需要复杂的布线结构。此 外，根据现有技术，由于芯片以在垂直方向非对齐方式堆叠，因此封装结构复杂，并且难以 将多个芯片封装成单个封装体。
技术实现思路
因此，需要可克服上述一个或多个问题的改进的半导体存储装置以及相关的芯片 选择方法。因而，本专利技术的各方面可提供能够通过使用穿透硅通孔(TSV)来产生芯片选择 信号的半导体装置以及相关的芯片选择方法。为了获得优点，并根据本专利技术的目的，如本文具体实施和宽泛描述的，本专利技术的一 个示例性方面可提供一种具有多个芯片的半导体装置，包括穿透硅通孔(TSV)，配置为将 多个芯片耦合在一起，并配置为串联耦合到多个电压降单元，其中，多个电压降单元中的每 一个被包括在多个芯片中的相应的一个芯片内；多个信号转换单元，多个信号转换单元中 的每一个设置于多个芯片中的相应的一个芯片内，并且配置为将从多个芯片中的相应的一 个芯片的电压降单元输出的电压转换成数字编码信号，并且将数字编码信号提供作为多个芯片中的相应的一个芯片的芯片识别信号；以及多个芯片选择信号产生单元，多个芯片选 择信号产生单元中的每一个设置于多个芯片中的相应的一个芯片内，并且配置为将芯片识 别信号与芯片选择识别信号比较，以产生多个芯片中的相应的一个芯片的芯片选择信号。本专利技术的另一方面可提供一种用于具有多个芯片的半导体装置的芯片选择方法， 包括步骤通过使用TSV将具有彼此不同的电平的多个电压中的每一个施加到多个芯片中 的相应的一个芯片，并且将芯片标识符分配给多个芯片中的相应的一个芯片；以及，选择被 分配有与芯片选择标识符相匹配的芯片标识符的芯片。附图说明结合于该说明书中并构成该说明书一部分的附示了本专利技术的各个方面，并且 与说明书一起用于解释本专利技术的原理。图1是示出包括现有技术的芯片选择电路的半导体装置的构造的示图；图2是示意性示出根据本专利技术实施例的半导体装置的构造的方框图；以及图3是示出图2中的第一芯片选择信号产生单元的实施例的构造的示图。具体实施例方式下文中，将参照附图并通过优选实施例描述根据本专利技术的半导体装置及其芯片选 择方法。图2是示意性示出根据本专利技术实施方式的半导体装置的构造的框图。如图2所示， 第一至第三芯片cO至c2以一个位于另一个顶上的方式并以垂直对齐的形式堆叠，并且经 多个穿透硅通孔(TSV)彼此耦合，第一至第三芯片cO至c2构成半导体装置1。图2示出具 有三个堆叠芯片的结构，但本专利技术并不局限于该具体实施例。另外，出于描述图2中的半导 体装置1的操作的目的，示出了第一和第二 TSV即TSVl和TSV2。第一和第二 TSV即TSVl 和TSV2穿透第一至第三芯片cO至c2，并将第一至第三芯片cO至c2耦合到一起。第一至第三芯片cO至c2中的每一个分别包括第一至第三电压降单元10至30。 各个电压降单元10至30串联耦合到第一 TSV即TSVl。第一 TSV即TSVl分别通过其第一 接线端接收外部电压VDD，和通过其第二接线端接收接地电压VSS。因此，由于各个电压降 单元10至30串联耦合到第一 TSV即TSV1，因此可以将具有互不相同的电平的多个电压分 别提供给第一至第三芯片cO至c2。当外部电压VDD经过电压降单元10至30时，施加到第一 TSV即TSVl的第一接线 端的外部电压VDD依次降低。因此，在第一至第三电压VO至V2中，从第三芯片c2的电压 降单元30输出的第三电压V2具有最高的电平，从第二芯片cl的电压降单元20输出的第 二电压Vl具有第二高的电平，而从第一芯片cO的电压降单元10输出的第一电压VO具有 最低的电平。可替换地，也可以将具有依次降低的顺序的电平的第一至第三电压VO至V2 分别提供给第一至第三芯片cO至c2。可利用传统的电阻元件R来实现各个电压降单元10至30。电阻元件R中的每一 个的电阻值可基于堆叠芯片的数量而以各种方式变化。从第一至第三芯片cO至c2的电压降单元10至30输出的第一至第三电压VO至 V2中的每一个分别输入到第一至第三信号转换单元110至130，第一至第三信号转换单元110至130分别包括在第一至第三芯片CO至C2中。特别地，第一信号转换单元110接收从 第一芯片cO的电压降单元10输出的第一电压V0，第二信号转换单元120接收从第二芯片 cl的电压降单元20输出的第二电压Vl，而第三信号转换单元130接收从第三芯片c2的电 压降单元30输出的第三电压V2。第一至第三信号转换单元110至130分别接收作为模拟值的第一至第三电压VO 至V2，然后分别将第一至第三电压VO至V2转换成数字编码信号。因此，第一至第三信号 转换单元110至130中的每一个均可利用将模拟电压转换成数字编码信号的模数转换器 (ADC)来实现。下面，将以接收模拟电压以产生3比特数字编码信号的模数转换器(ADC)为 例说明第一至第三信号转换单元110至130中的每一个。如上所述，由于从第三芯片c2的第三电压降单元30输出的第三电压V2具有最高 的电平，因此第三信号转换单元130可接收第三电压V2以输出具有例如“1、0、0”的比特式 信号(bit-wise signal)作为数字编码信号。并且，由于从第二芯片cl的第二电压降单元 20输出的第二电压Vl具有第二高的电平，因此第二信号转换单元120可接收第二电压Vl 以输出具有例如“0、1、0”的比特式信号作为数字编码信号。此外，由于从第一芯片CO的第 一电压降单元10输出的第一电压VO具有最低的电平，因此第一信号转换单元110可接收 第一电压VO以输出具有例如“0、0、1”的比特式信号作为数字编码信号。多个数字编码信号都是芯片识别信号，分别作用为第一至第三芯片cO至c2的各 个识别(ID)信号CID0<0:2>至CID2<0:2>，这些ID信号中的每一个用于识别多个芯片中的 对应芯片。也就是说，数字编码信本文档来自技高网...
【技术保护点】
一种具有多个芯片的半导体装置，包括：穿透硅通孔ＴＳＶ，配置为将所述多个芯片耦合在一起，并配置为串联耦合到多个电压降单元，其中，所述多个电压降单元中的每一个被包括在所述多个芯片中的相应的一个芯片内；多个信号转换单元，所述多个信号转换单元中的每一个设置于所述多个芯片中的相应的一个芯片内，并且配置为将从所述多个芯片中的相应的一个芯片的电压降单元输出的电压转换成数字编码信号，并将所述数字编码信号提供作为所述多个芯片中的相应的一个芯片的芯片识别信号；以及多个芯片选择信号产生单元，所述多个芯片选择信号产生单元中的每一个设置于所述多个芯片中的相应的一个芯片内，并且配置为将所述芯片识别信号与芯片选择识别信号比较，以产生所述多个芯片中的相应的一个芯片的芯片选择信号。
【技术特征摘要】
KR 2009-10-29 10-2009-01035961.一种具有多个芯片的半导体装置，包括穿透硅通孔TSV，配置为将所述多个芯片耦合在一起，并配置为串联耦合到多个电压降 单元，其中，所述多个电压降单元中的每一个被包括在所述多个芯片中的相应的一个芯片 内；多个信号转换单元，所述多个信号转换单元中的每一个设置于所述多个芯片中的相应 的一个芯片内，并且配置为将从所述多个芯片中的相应的一个芯片的电压降单元输出的电 压转换成数字编码信号，并将所述数字编码信号提供作为所述多个芯片中的相应的一个芯 片的芯片识别信号；以及多个芯片选择信号产生单元，所述多个芯片选择信号产生单元中的每一个设置于所述 多个芯片中的相应的一个芯片内，并且配置为将所述芯片识别信号与芯片选择识别信号比 较，以产生所述多个芯片中的相应的一个芯片的芯片选择信号。2.如权利要求1所述的半导体装置，其中，所述电压降单元中的每一个配置为包括电 阻元件。3.如权利要求1所述的半导体装置，其中，所述多个信号转换单元中的每一个包括模 数转换器ADC，该模数转换器配置为接收从所述电压降单元输出的电压以产生所述芯片识 别信号。4.如权利要求1所述的半导体装置，其中，所述多个芯片选择信号产生单元中的每一 个配置为如果所述芯片识别信号与所述芯片选择识别信号匹配，将所述芯片选择信号使 能。5.如权利要求1所述的半导体装置，其中，所述半导体装置还包括多个锁存单元， 其中，所述多个锁存单元中的每一个设置在所述多个芯片中的相应的一个芯片内，并锁存所述芯片识别信号。6.如...
【专利技术属性】
技术研发人员：陈伸显，李锺天，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。