本发明专利技术提供一种集成电路。所述集成电路设置于封装包内，包含：第一半导体裸晶，具有第一内部焊盘，所述第一内部焊盘电连接于所述封装包；第二半导体裸晶，具有第二内部焊盘，所述第二内部焊盘位于所述第二半导体裸晶的内部部分；以及焊线，所述第二内部焊盘通过所述焊线电连接于所述第一内部焊盘。藉此，本发明专利技术的集成电路，至少一个半导体裸晶的内部焊盘电连接于相应封装包。因此，半导体裸晶的内部部分能够以足够的信号强度接收来自封装包的电源或信号。
【技术实现步骤摘要】
本专利技术涉及一种集成电路。
技术介绍
对于多芯片模块(multi-chip-module，以下简称为MCM)集成电路的半导体封装 技术而言，同一个封装包中至少设置有两个半导体裸晶(semiconductordie)。在一个半导 体裸晶中，接近半导体裸晶中心或位于半导体裸晶中心的部分，可能会有较长的导线连接 至封装包的引脚手指(lead finger)，而通常导线较长会导致来自封装包的信号强度减弱。因此，需要提供一种MCM集成电路，其中，该集成电路的电源与信号分布方式，能 够使得接近半导体裸晶中心或位于半导体裸晶中心的部分，从封装包引脚手指接收具有足 够强度的电源与/或信号。
技术实现思路
有鉴于此，本专利技术提供一种集成电路。根据本专利技术的一个实施例，提供一种集成电路，设置于封装包内，所述集成电路包 含第一半导体裸晶，具有第一内部焊盘，所述第一内部焊盘电连接于所述封装包；第二半 导体裸晶，具有第二内部焊盘，所述第二内部焊盘位于所述第二半导体裸晶的内部部分；以 及焊线，所述第二内部焊盘通过所述焊线电连接于所述第一内部焊盘。根据本专利技术的另一个实施例，提供一种集成电路，设置于封装包内，所述集成电路 包含；第一半导体裸晶，具有第一内部焊盘，所述第一内部焊盘电连接于所述封装包；第二 半导体裸晶，具有第二内部焊盘；第三半导体裸晶，具有第三内部焊盘，其中，所述第二内部 焊盘位与所述第三内部焊盘中至少一者位于相应的半导体裸晶的内部部分中；第一焊线， 所述第二内部焊盘通过所述第一焊线电连接于所述第一内部焊盘；第二焊线，所述第三内 部焊盘通过所述第二焊线电连接于所述第二内部焊盘。根据本专利技术的另一个实施例，提供一种集成电路，设置于封装包内，所述集成电路 包含；第一半导体裸晶，具有第一内部焊盘，所述第一内部焊盘电连接于所述封装包；多个 第二半导体裸晶，每一第二半导体裸晶具有第二内部焊盘，其中所述多个第二半导体裸晶 中至少一者之第二内部焊盘位于相应的半导体裸晶的内部部分中；多条焊线，通过所述多 条焊线，所述多个第二内部焊盘依序与所述第一内部焊盘串联。藉此，根据本专利技术的集成电路，至少一个半导体裸晶的内部焊盘电连接于相应封 装包。因此，半导体裸晶的内部部分能够以足够的信号强度接收来自封装包的电源或信号。附图说明图1显示的是根据本专利技术实施例的封装集成电路示意图。图2显示的是省略半导体裸晶的输入/输出焊盘的集成电路一个实施例的示意 图。图3显示的是具有多个半导体裸晶的集成电路一个实施例的示意图。图4显示的是具有交叠的半导体裸晶的集成电路一个实施例的示意图。图5显示的是具有交叠的半导体裸晶的集成电路另一个实施例的示意图。具体实施例方式在说明书及前述的权利要求当中使用了某些词汇来指称特定的元件。所属领域中 普通技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及 前述的权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来 作为区分的准则。在通篇说明书及前述的权利要求当中所提及的“包含”为一开放式的用 语，故应解释成“包含但不限定于”。以外，“耦接” 一词在此包含任何直接及间接的电气连 接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接于 该第二装置，或透过其它装置或连接手段间接地电气连接至该第二装置。为了让本专利技术的上述和其它目的、特征、和优点能更明显易懂，下文特举数较佳实 施例，并配合附图，作详细说明如下图1显示的是根据本专利技术实施例的封装集成电路示意图。集成电路1设置于封装 包内，集成电路1包含至少两个半导体裸晶。作为举例，在图1所示的实施例中，半导体裸 晶10以及半导体裸晶11并排放置。封装包包含多个引脚手指(lead finger)，作为举例， 在图1中给出8个引脚手指F1-F8。参照图1，半导体裸晶10具有内部焊盘PlO1以及输入 /输出(I/O)焊盘PlO2，其中输入/输出焊盘PlO2电连接于封装包的一个引脚手指，例如引 脚手指F2。输入/输出焊盘PlO2通过半导体裸晶10内的引线(图1未显示)电连接于内 部焊盘PlOp半导体裸晶11具有一内部焊盘Pll1，位于半导体裸晶11的内部部分20。集 成电路1进一步包含输入/输出焊线WlO以及焊线W11。输入/输出焊盘PlO2通过输入/ 输出焊线WlO电连接于引脚手指F2。因此，内部焊盘PlO1通过输入/输出焊盘PlO2电连 接于引脚手指F2。内部焊盘Pll1通过焊线Wll电连接于内部焊盘PlOp相同的标号代表 相同的组件，下文中重复出现的组件将不再赘述。图2显示的是省略半导体裸晶的输入/输出焊盘的集成电路一个实施例的示意 图。如图2所示，省略半导体裸晶10的输入/输出焊盘PlO2,而半导体裸晶10的内部焊盘 Pio1包含第一部分与第二部分。内部焊盘PlO1的第一部分通过输入/输出焊线WlO电连 接于封装包的引脚手指F2，而第二部分则通过焊线Wll电连接于内部焊盘Plli。根据图1以及图2所示的实施例，由于内部焊盘Pll1通过焊线Wll与输入/输出 焊线WlO直接电连接于引脚手指F2，其中，内部焊盘Plldi于半导体裸晶11的内部部分 20，因此来自引脚手指F2的电源或信号不会衰减。在一些实施例中，集成电路可包含多于两个半导体裸晶。图3显示的是具有多个 半导体裸晶的集成电路一个实施例的示意图。如图3所示，集成电路3进一步包含四个并 排放置的半导体裸晶30、31、32以及33。集成电路3设置于封装包内。封装包包含多个引 脚手指，作为举例，图3中显示了 8个引脚手指F1-F8。参照图3，半导体裸晶30具有内部 焊盘PSO1以及输入/输出焊盘P302，其中输入/输出焊盘P302电连接于封装包的一个引脚 手指，例如引脚手指F2。输入/输出焊盘？302通过半导体裸晶30内的引线(图3未显示) 电连接于内部焊盘P30i。半导体裸晶31具有内部焊盘以及P312，而内部焊盘P312通过半导体裸晶31内的引线(图3未显示)电连接于内部焊盘Ρ31ρ半导体裸晶32具有内 部焊盘P3&以及P322，而内部焊盘P3&通过半导体裸晶32内的引线(图3未显示)电连 接于内部焊盘P3&。半导体裸晶33具有内部焊盘P33p半导体裸晶31-33中至少一个的 内部焊盘位于相应半导体裸晶的内部部分。在图3所示的实施例中，半导体裸晶32的内部 焊盘P3&与P3&位于半导体裸晶32的内部部分34。集成电路3进一步包含焊线W31、W32与W33以及输入/输出焊线W30。输入/输 出焊盘？302通过输入/输出焊线W30电连接于引脚手指F2。因此内部焊盘？301通过输入/ 输出焊盘P302电连接于引脚手指F2。内部焊盘？3^通过焊线W31电连接于内部焊盘P30lt) 内部焊盘P3&通过焊线W32电连接于内部焊盘P312。内部焊盘？331通过焊线W33电连接 于内部焊盘P322。如图3所示，通过焊线W31、W32以及W33，焊盘PSO^PSlpPSl^PSZ^PSZs 以及P33i依序串联。在一些实施例中，可省略焊盘P302、P312、P3&中的至少一个，与被省略的焊盘位于 同一半导体中的另一个焊盘，则包含第本文档来自技高网...
【技术保护点】
一种集成电路，设置于封装包内，所述集成电路包含：第一半导体裸晶，具有第一内部焊盘，所述第一内部焊盘电连接于所述封装包；第二半导体裸晶，具有第二内部焊盘，所述第二内部焊盘位于所述第二半导体裸晶的内部部分；以及焊线，通过所述焊线所述第二内部焊盘电连接于所述第一内部焊盘。
【技术特征摘要】
US 2009-11-6 12/613,7441.一种集成电路，设置于封装包内，所述集成电路包含第一半导体裸晶，具有第一内部焊盘，所述第一内部焊盘电连接于所述封装包；第二半导体裸晶，具有第二内部焊盘，所述第二内部焊盘位于所述第二半导体裸晶的 内部部分；以及焊线，通过所述焊线所述第二内部焊盘电连接于所述第一内部焊盘。2.根据权利要求1所述的集成电路，其特征在于，所述第一半导体裸晶与所述第二半 导体裸晶并排放置。3.根据权利要求1所述的集成电路，其特征在于，所述第一半导体裸晶与所述第二半 导体裸晶交叠放置。4.根据权利要求3所述的集成电路，其特征在于，所述第一半导体裸晶置于所述第二 半导体裸晶之上或之下。5.根据权利要求4所述的集成电路，其特征在于，若所述第一半导体裸晶置于所述第 二半导体裸晶之上，所述第一半导体裸晶置于所述第二半导体裸晶的边缘部分。6.根据权利要求1所述的集成电路，其特征在于，所述第一半导体裸晶进一步包含输 入/输出焊盘，所述输入/输出焊盘电连接于所述第一内部焊盘。7.根据权利要求6所述的集成电路，其特征在于，所述集成电路进一步包含位于第一 半导体裸晶内的引线，所述引线位于所述输入/输出焊盘与所述第一内部焊盘之间。8.根据权利要求6所述的集成电路，其特征在于，所述封装包包含多个引脚手指，以及 所述输入/输出焊盘通过输入/输出焊线电连接于所述多个引脚手指中的一个。9.根据权利要求1所述的集成电路，其特征在于，所述第一内部焊盘包含第一部分以 及第二部分，其中所述第一部分电连接于所述封装包，所述第二部分通过所述焊线电连接 于所述第二内部焊盘。10.根据权利要求9所述的集成电路，其特征在于，所述封装包包含多个引脚手指，以 及所述第一内部焊盘的第一部分通过输入/输出焊线电连接于所述多个引脚手指中的一 个。11.一种集成电路，设置于封装包内，所述集成电路包含；第一半导体裸晶，具有第一内部焊盘，所述第一内部焊盘电连接于所述封装包；第二半导体裸晶，具有第二内部焊盘；第三半导体裸晶，具有第三内部焊盘，其中，所述第二内部焊盘位与所述第三内部焊盘 中的至少一个位于相应的半导体裸晶的内部部分中；第一焊线，所述第二内部焊盘通过所述第一焊线电连接于所述第一内部焊盘；第二焊线，所述第三内部焊盘通过所述第二焊线电连接于所述第二内部焊盘。12.根据权利要求11所述的集成电路，其特征在于，所述第一半导体裸晶进一步包含 输入/输出焊盘，所述输入/输出焊盘电连接于所述第一内部焊盘。13.根据权利要求12所述的集...
【专利技术属性】
技术研发人员：黄英兆，陈晞白，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。