计算机阵列（１０）具有多台计算机（１２）。计算机（１２）彼此异步通信，并且计算机（１２）本身在内部通常以异步方式运行。当一台计算机（１２）试图与另一台计算机通信时，它将进入休眠，直到其它计算机（１２）即将完成处理，从而省电并减少放热。休眠的计算机（１２）可以正等待数据或指令（１２）。在指令的情况下，休眠的计算机（１２）可以正等待存储指令或立即执行指令。在后者情况下，当接收指令时，指令被置于指令寄存器（３０ａ）中，并从此处被执行，而不需要首先将指令置于存储器中。指令可以包括能重复执行一系列操作的微循环（１００）。在一种应用中，休眠的计算机（１２）由输入唤醒，以便开始一动作，该动作在另外的方式下可能需要其它活跃的计算机中断。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及计算机和计算机处理器领域，更具体地说，涉及一种允许计 算机执行从外部源接收到的指令而不需要先存储所述指令的方法和装置，以 及一种利用该方法和装置来促进计算机之间的通信和计算机使用另 一计算 机的可用资源的能力的相关方法。本创造性直接执行方法和装置的当前主要 应用是，在单个微芯片上与多台计算机相结合，其中操作效率很重要，这不 仅是因为提高操作速度的需要，而且还因为更高效率所导致的省电和降低热 量的缘故。
技术介绍
在计算领域，处理速度是一种非常期望的品质，因此对创建更快计算机 和处理器的探索一直在进行。不过，在业界，通常公认的是，提高微处理器 速度的极限正被迅速逼近，至少对于利用目前已知的技术而言。因此，利用 多处理器通过分享处理器中的计算任务来提高整体计算速度越来越引起大 家的兴趣。多处理器的使用趋于需要处理器之间的通信。实际上，在处理器之间可 能存在足够大量的通信，以致相当大的一部分时间花费在在处理器之间传输指令和数据。在这种通信量相当大的情况下，每条为了实现通信所必须被执 行的附加指令，在处理过程中设置了一种递增的延迟，其累积起来可能是相当大的。将指令或数据从一台计算机传送到另 一 台计算机的常规方法包括 首先将数据或指令存储在接收计算机中，随后调用数据或指令以用于在所述 计算机上执行(在为指令的情况下)或者操作(在为数据的情况下)。减少在计算机之间传送、接收、然后使用数据或指令格式的信息所需的 步骤数，将是很有用的。不过，据专利技术人所知，没有任何现有技术系统以有 效的方式来简化上述处理过程。而且，在现有技术中，已知的是，有时必需引起计算机的注意。也 就是说，有时候即使计算机可能忙于一个任务，但仍可能需要另一对时间敏 感的任务，即可能必需使计算机暂时从第一任务移开。这种示例包括但不限 于，用户输入设备用于将输入提供给计算机的情况。在这些情况下，计算机 可能需要暂时对输入进行确认和/或根据输入进行响应。然后，计算机继续 在输入之前正在进行的工作，或者基于该输入改变正在进行的工作。尽管在 此处使用外部输入作为示例，不过当在计算机内部各方面之间存在用于引起 ALU注意的潜在沖突时，也发生相同的状况。当从I/O端口接收数据或状态改变时，在现有技术中已存在两种可用的 方法。 一种是轮询该端口 ，这包括以固定的间隔读取端口的状态，以确 定是否已接收到任何数据或者状态是否改变。不过，轮询端口耗费相当多的 时间和资源，而这些时间和资源用做其它事情通常可能更好。通常，较佳的 可选方案是使用中断。当使用中断时，处理器可以着手执行被分配给它 的任务，并且当I/O端口/设备需要由已接收到字节或状态已经改变这样的事 实所指示的注意时，I/O端口/设备将中断请求(IRQ)发送到处理器。 一旦 处理器接收到中断请求，就结束其当前指令，将少数事情放在堆栈中，并执 行适当的可以从端口移动字节并将其放置在緩冲器中的中断服务例程 (ISR)。 一旦ISR结束，处理器就返回至它离开的位置。利用这种方法， 处理器不必要浪费时间来查看1/0设备是否需要注意，而是仅在设备需要注意时提供中断服务。不过，在许多情况下，使用中断本身远达不到期望，这 是由于可能存在大量的与使用中断有关的开销。例如，每次当中断发生时， 计算机可能不得不暂时存储一定的与它之前试图实现的任务有关的数据，然 后载入有关中断的数据，再然后一旦处理完中断，就再载入先前任务所需的 数据。很明显，希望减少或消除所有这种时间和资源的消耗开销。不过，还 没有开发出任何可緩解这种中断需要的现有技术方法。
技术实现思路
因此，本专利技术的一目的在于，提供一种在两台或更多计算机之间传送数 据和/或指令的情况下用于提高操作速度的装置和方法。本专利技术的另 一 目的在于，提供一种用于廉价地提供相当大计算能力的装 置和方法。本专利技术的再一目的在于，提供一种用于在最小量的时间内实现计算量密 集任务的装置和方法。本专利技术的又一目的在于，提供一种产生大量处理能力的计算机装置。 本专利技术的另一目的在于，提高计算机与计算机可控设备之间的通信效率。本专利技术的再一目的在于，提高计算机之间的通信效率。本专利技术的又一目的在于，提高计算机彼此之间以及与诸如用户输入设备 之类的其它设备之间的通信方式的效率。简要地说，本专利技术的已知实施例是本身具有存储器以便能独立发挥计算 功能的计算机。在本专利技术的一个实施例中，多台计算机被排列成阵列。为了 协作实现任务，计算机必须能彼此之间传递数据和/或指令。由于所有同时 工作的计算机通常将提供较之大多任务所需的计算能力大得多的计算能力， 并且由于任何用于在数个计算机之间分配任务的算法或方法将几乎肯定导致分配不平均，因此可以预期的是，至少一些而且可能是大多数的计算机不 可能在给定的时间活跃地参与任务的实现。因此，希望找到一种方法，对于可用的但还未使用的计算机而言，通过借出计算资源、存储器或者将二 者都借出来用于帮助它们更忙碌的邻居。为了使这种关系有效且有用， 将进一步希望相邻计算机之间的通信和交互应该尽可能的快速和有效。因 此，本专利技术提供一种这样的装置和方法，即计算机执行直接从另一台计算机 提供的指令和/或作用于数据，而不是在这样的动作之前不得不接收然后存 储数据和/或指令。需要注意的是，该专利技术对于这样的指令也是有效的，即 用作媒介以促使一计算机将指令或数据从另一计算机传递到又一计算机 的指令。在所描述的实施例中，为了防止不必要的功耗和不必要的放热，当计算 机试图与它的一个或多个邻居通信时，将处于 一种基本上不消耗任何功率的 休眠模式，直到该邻居或多个邻居中的一个运行起来完成通信。不过，这不 是本专利技术的必要方案。此外，为了实现所期望的省电和降低放热，所需要的 是，启动的计算机在等待通信完成的同时，停止或者至少明显降低其功耗。 可以想象的是，这可以通过许多手段中的任一种手段来实现。例如，如果计 算机由内部或者外部时钟来定时，那么在那段时间可以调慢或停止时钟。实 际上，所预期的是，尽管目前所描述的实施例现在是专利技术人已知的最佳且最 有效的实施例，但是由于某种原因而处于本专利技术的范围之外的实施例也可能 被执行。此处所描述的本专利技术的一个方案是，指令和数据得到基本相同的处理， 而不论它们的来源是计算机的内部存储器还是这样的指令和数据正被接收 自诸如另一计算机、外部通信端口之类的另一来源。这是显而易见的，因为 诸如存储数据或指令、然后从内部存储器再调用它们之类的附加操作是 不必要的，从而减少了所需要的指令数，并提高了涉及到的计算机的操作速 度。所描述实施例的另一方案在于，非常小的指令组通常可以同时被传送到 另 一计算机，以致需要重复迭代的相对简单的操作可以被快速且容易地实现。这将大大加快计算机之间的通信过程。8所描述实施例的又一方案在于，由于存在一些可用于执行各种任务的计 算机，并且由于一台或多台计算机可以被设置成处于等待输入的同时基本上 不使用任何功率的休眠状态，因此这样的计算机可以被分配以等待输入的任 务，从而减少或消除使可能正实现其它任务的其它计算机中断的需要。如同此处所描述的和在附图的几幅图中所图示的 一样，考虑到对执行本 专利技术的模式和其工业实用性的说明，对于本领域的技术人员来说，本专利技术的 这些本文档来自技高网...
【技术保护点】
在一组计算机处理器中，一种改进包括： 第一处理器；和 第二处理器；并且 其中在所述第一处理器实现另一任务的同时，所述第二处理器监控至少一个输入端口。
【技术特征摘要】
【国外来华专利技术】US 2006-2-16 11/355,513;US 2006-2-16 11/355,495;US1、在一组计算机处理器中，一种改进包括第一处理器；和第二处理器；并且其中在所述第一处理器实现另一任务的同时，所述第二处理器监控至少一个输入端口。2、 如权利要求l所述的改进，其中所述第一处理器被编程为，偶尔检验以查看所述第二处理器是否已经启 动它们之间的通信。3、 如权利要求l所述的改进，其中所述第二处理器被编程为，不需要与所述第一处理器交互而处理来自所 述输入端口的输入。4、 如权利要求3所述的改进，其中所述第二处理器被编程为，使得其程序设计可选地启动与所述第一计算 机的通信。5、 如权利要求4所述的改进，其中所述通信是从所述第二处理器到所述第一处理器的指令传输。6、 如权利要求4所述的改进，其中所述通信是从所述第二处理器到所述第一处理器的数据传输。7、 如权利要求4所述的改进，其中所述通信采用从所述第二处理器被发送到所述第一处理器的数据和/或 指令的格式。8、 如权利要求l所述的改进，其中 所述输入端口是用于与外部设备通信的外部端口 。9、 如权利要求l所述的改进，其中所述处理器中的至少一个包括 指令寄存器，用于暂时存储待被执行的指令组；和程序计数器，用于存储地址，其中从所述地址取回指令组，放到所述指令寄存器中；并且其中所述程序计数器中的地址是存储器的地址或者是寄存器的地址。10、 如权利要求9所述的改进，其中 所述指令组通常同时被取回到所述指令寄存器中；以及 所述多条指令重复由堆栈上的数值所指示的迭代数。11、 如权利要求l所述的改进，其中所述处理器中的至少一个包括 多条指令，其通常被同时读取；并且其中所述多条指令重复由堆栈上的数值所指示的迭代数。12、 一种用于处理计算机的输入的方...
【专利技术属性】
技术研发人员：查理斯H莫尔，杰佛瑞亚瑟福克斯，约翰W瑞博，
申请(专利权)人：VNS组合有限责任公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。