改进的氮化硅非易失存储器及其实现方法技术

本发明专利技术公开了一种读取氮化硅非易失存储器的字线数据位电平状态１１的方法，包括如下步骤：预先测量得到氮化硅非易失存储器ＮＲＯＭ上每个字线电平状态１１的低电平最大阈值ＶＴＬＨ；根据预先测量得到的ＶＴＬＨ选择该字线对应的栅电压，所述栅电压使得所述字线的ＶＴＬＨ与电平状态１１的参考值Ｒｅｆ１１的差值为预先设定的固定值，并将字线对应的栅电压施加到所述字线上，并读取所述字线数据位的数据。本发明专利技术还公开了一种改进的氮化硅非易失存储器。本发明专利技术方案能够极大提高读取字线数据位电平状态１１的成功率。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造
，特别涉及改进的氮化硅非易失存储器 及其实现方法。
技术介绍
氮化硅非易失存储器(NROM)是一种新型的非易失只读存储器。在结构上，它用氮 化硅取代传统闪存中的浮栅。由于氮化硅的绝缘性，可以通过控制电子和空穴注入到氮化 硅的两端，使得氮化硅的两端成为独立的存储单元，即双比特存储单元。并且，结合每单元 多层电位(MLC)技术可以实现每单元4比特的高存储密度。图1是NROM的一个存储单元的结构示意图。位线102和位线103是嵌入晶片硅 基底的上表面的相邻位线，位线之间并且在硅基底上表面之上的是字线101。字线101自上 而下包括多晶硅层、上氧化物层、氮化物层和下氧化物层，所述上氧化物层、氮化物层和下 氧化物层常被简称为O-N-O层，作为MOS晶体管的栅极介质层。位线与相邻字线的交界称 为数据位。每个数据位包括两个比特位，而一个存储单元有两个数据位，共计可以实现4比 特的高存储密度。图2是存储单元一个数据位的电平状态分布示意图。可以看出，NROM的数据位从 低电平到高电平可以处于四种电平状态，依次对应数据“11”，“01”，“00”和“10”，为便于描 述，将对应于数据“ 11 ”的电平状态简称为电平状态“ 11 ”。需要指出的是，这里提到的VT并 不是该存储单元的开启电压，而是其相对于参考单元处于低电平时的最小栅电压(VCCR)。 而每个电平状态并不是单一的电平值，而是电平值的一个阈值分布(Voltage Threshold, VT)。在VT分布图中，把电平状态“11”中的最小VT值定义为低电平最小阈值(VTLL)，最大 VT值定义为低电平最大阈值(VTLH)。在读取一个数据位中存储的数据的时候，实际是测量 该数据位的电平值，将该电平值与预先设定的电平状态“11”的参考值(Refll)进行比较， 如果测量得到电平值低于11的参考值就将该数据位存储的数据读成“11”。然而，质量测试 结果表明NR0M产品由于读取电平状态“11”失败而造成的良率损失约有28%。通过分析，NROM产品读取电平状态“11”失败的根本原因是不同字线的初始VT 分布之间存在较大的间距。图3所示为同一个NROM中多个存储单元数据位的电平状态 “11”VT分布图，其中每一条曲线对应一个存储单元。不同数据位的VTLH分布区间大约有 600mV，其中很大一部分来自位于与浅槽隔离区(STI)相邻的边缘字线。这主要是源于工艺 能力的限制，以及读写时字线和位线的干扰等。如图2所示，在NROM产品的设计中，电平状 态“ 11 ”和“01 ”之间的间隔宽度为900mV，VTLH与Ref 11之间的间隔宽度为650mV，这样的 设置能够使得读取电平状态“11”的正确率满足需要。但是在CP测试中，VTLH与Refll之 间的限定的间隔宽度仅为300mV。与Refll之间间隔宽度小于300mV的所有数据位都会在 读取电平状态“ 11”的时候失败，严重的降低了产品的良率。
技术实现思路
有鉴于此，本专利技术的目的在于，提出一种读取氮化硅非易失存储器的字线数据位 电平状态11的方法以及改进的氮化硅非易失存储器，能够极大提高读取字线数据位电平 状态11的成功率。本专利技术提出的一种读取氮化硅非易失存储器的字线数据位电平状态11的方法， 包括如下步骤预先测量得到氮化硅非易失存储器NROM上每个字线电平状态11的低电平最大阈 值 VTLH ；根据预先测量得到的VTLH选择该字线对应的栅电压，所述栅电压使得所述字线 的VTLH与电平状态11的参考值Refll的差值为预先设定的固定值，并将字线对应的栅电 压施加到所述字线上，并读取所述字线数据位的数据。所述预先测量得到氮化硅非易失存储器上每个字线电平状态11的VTLH包括A、从NROM的字线中选择一个字线作为当前字线；B、将施加到当前字线上栅电压设置为预期VTLH减去第一阈值，并读取字线的数 据；C、判断读取数据“11”的失败的几率是否达到或超过第二阈值，若是，则升高施加 在当前字线上的栅电压，并继续执行步骤C;否则，施加在当前字线上的栅电压为当前字线 的VTLH，并执行步骤D;D、判断是否还有未测量的字线，若是，则转至步骤A，否则完成测量NROM每个字线 电平状态11的VTLH的步骤。较佳地，所述第一阈值为500士200mV范围内的任意值。较佳地，所述第二阈值为0至5%范围内的任意值，但不包括0。较佳地，所述预先设定的固定值为350mV至900mV之间的任意值。较佳地，在所述NROM中预先设置一专用存储区；所述将预先测量得到的VTLH作为该字线的栅电压施加到所述字线上包括如下步 骤将所述预先测量得到的每个字线的VTLH分别减去默认栅电压，得到对应于每个 字线的电压差，并将所述电压差存储于所述专用存储区中； 将默认栅电压加上所述电压差后施加到所述电压差对应的字线。本专利技术实施例还提出一种改进的氮化硅非易失存储器，在现有的氮化硅非易失存 储器的基础上，进一步包括如下功能单元电压差存储单元，用于存储对应于每个字线的电压差；栅电压调整单元，用于将默认栅电压加上所述电压差存储单元中存储的对应于任 一字线的电压差，作为所述字线调整后的栅电压。从以上技术方案可以看出，测量出每根字线实际的VTLH，然后根据每根字线的 VTLH值，对不同的字线采用不同的VCCR值，就可以使所有字线的VTLH和Ref 11之间的间隔 宽度均为设计的固定值。这样就不会出现读取电平状态“11”失败的问题，从而消除原先因 读取电平状态“11”失败而造成的良率降低的问题。附图说明图1所示为氮化硅非易失存储器的一个存储单元的结构示意图；图2所示为存储单元一个数据位的电平状态分布示意图；图3所示为同一个NROM中多个存储单元数据位的电平状态“11”VT分布图；图4为本专利技术提出的一种读取氮化硅非易失存储器的字线数据位电平状态11的流程图；图5a为默认VCCR施加同一个NROM的三根字线上，得到的电平状态11的VT分 布；图5b为调整后的VCCR施加同一个NROM的三根字线上，得到的电平状态11的VT 分布；图5c为调整后的VCCR施加同一个NROM的三根字线上，并且进行初始VT分布的 优化处理，得到的电平状态11的VT分布。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚，下面结合附图对本专利技术作进一步 的详细阐述。本专利技术提出选择性栅电压的方法来解决这种NROM产品中由于读取电平状态“11” 失败造成的良率损失。本专利技术提出的一种读取氮化硅非易失存储器的字线数据位电平状态11的方法， 如图4所示，包括如下步骤步骤401 预先测量得到氮化硅非易失存储器NROM上每个字线电平状态11的 VTLH ；步骤402 根据预先测量得到的VTLH选择该字线对应的栅电压，并将字线对应的 栅电压施加到所述字线上，并读取所述字线数据位的数据。在现有技术中，NROM产品在读、写时，所有的字线都用相同的VCCR值。在本专利技术 提出的选择性栅电压(VCCR)的法则中，把每一根字线都当作最小的阵列单元，并测量出每 根字线实际的VTLH。然后根据每根字线的VTLH值，对不同的字线采用不同的VCCR值，就可 以使所有字线的VTLH和Refll之间的间隔宽度均为设计本文档来自技高网...

【技术保护点】
一种读取氮化硅非易失存储器的字线数据位电平状态１１的方法，包括如下步骤：预先测量得到氮化硅非易失存储器ＮＲＯＭ上每个字线电平状态１１的低电平最大阈值ＶＴＬＨ；根据预先测量得到的ＶＴＬＨ选择该字线对应的栅电压，所述栅电压使得所述字线的ＶＴＬＨ与电平状态１１的参考值Ｒｅｆ１１的差值为预先设定的固定值，并将字线对应的栅电压施加到所述字线上，并读取所述字线数据位的数据。

【技术特征摘要】
一种读取氮化硅非易失存储器的字线数据位电平状态11的方法，包括如下步骤预先测量得到氮化硅非易失存储器NROM上每个字线电平状态11的低电平最大阈值VTLH；根据预先测量得到的VTLH选择该字线对应的栅电压，所述栅电压使得所述字线的VTLH与电平状态11的参考值Ref11的差值为预先设定的固定值，并将字线对应的栅电压施加到所述字线上，并读取所述字线数据位的数据。2.根据权利要求1所述的方法，其特征在于，所述预先测量得到氮化硅非易失存储器 上每个字线电平状态11的VTLH包括A、从NROM的字线中选择一个字线作为当前字线；B、将施加到当前字线上栅电压设置为预期VTLH减去第一阈值，并读取字线的数据；C、判断读取数据“11”的失败的几率是否达到或超过第二阈值，若是，则升高施加在 当前字线上的栅电压，并继续执行步骤C;否则，施加在当前字线上的栅电压为当前字线的 VTLH，并执行步骤D;D、判断是否还有未测量的字线，若是，则转至步骤A，否则完成测量NROM每个字线电平 ...

【专利技术属性】
技术研发人员：杜雪峰，罗双菊，王永刚，常建光，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]