具有强化电荷中和的等离子处理以及处理控制制造技术

一种等离子处理装置，包括支撑等离子处理的基底的平台。一种在输出端产生多重位准射频功率波形的射频电源，此射频功率波形至少包含具有第一功率位准的第一周期以及具有第二功率位准的第二周期。一种具有电性连接至射频电源的输出端的电性输入端的射频等离子源，至少在第一周期期间产生具有第一射频功率位准的第一射频等离子且在第二周期期间产生具有第二射频功率位准的第二射频等离子。一种具有电性连接至平台的输出端的偏压电源，产生足以吸引等离子的离子至等离子处理的基底的偏压波形。

【技术实现步骤摘要】
【国外来华专利技术】具有强化电荷中和的等离子处理以及处理控制此处所用的标题仅为组织上的目的而不应被解释为对本申请此处描述的 内容的限制。
技术介绍
等离子处理已经被广泛使用于半导体及其他工业达数十年之久。等离子处理用于例如清洗、蚀刻(etching)、研磨(mi 11 ing)以及沉积(deposition) 的作业。在许多等离子处理系统中，电荷倾向累积在要处理的基底(substrate) 上。这种电荷增长能在基底上发展出较高的电位电压，因而导致等离子处理 不均匀、电弧(arcing)以及基底损害。例如，等离子蚀刻系统(plasma etching systems)中的电荷增长能导致不均匀的蚀刻深度及凹陷或对基底表面的损 害，因而可能降低处理良率。此外，沉积系统中的电荷增长能导致不均匀的 沉积及对沉积薄膜层的损害。最近，等离子处理已经^^皮用于#^杂。等离子掺杂(plasma doping)有时候 称为PLAD或等离子沉浸式离子注入(plasma immersion ion implantation, PIII)。等离子掺杂系统已经被开发来满足某些现代电子及光学装置的掺杂需 求。等离子掺杂基本上不同于利用电场加速离子然后根据其质荷比 (mas s-1o-charge ra t io)过滤离子以选择想要的注入离子的现有光束线离子 注入系统(beam-1 ine ion implantation systems)。相对地,等离子掺杂系 统将标的物沉浸于包含掺杂剂离子的等离子中，并且利用 一系列的负电压脉 冲加偏压于标的物。等离子鞘(plasma sheath)内的电场加速朝向标的物的离 子，藉以将离子注入目标的表面。半导体工业的等离子掺杂系统通常需要非常高度的处理控制。广泛使用 于半导体工业的现有光束线离子注入系统具有优良的处理控制以及优良的批6次间均匀度(run-to-run unif ormi ty)。现有光束线离子注入系统提供跨越先进半导体基底的全部表面的高度均匀的掺杂。一般而言，等离子掺杂系统的处理控制不如现有光束线离子注入系统。 在许多等离子掺杂系统中，电荷倾向累积在要等离子掺杂的基底上。这种电 荷增长能在基底上发展出导致无法接受的掺杂不均匀及电弧的较高电位电 压，因而可能损害装置。附图说明为了让本专利技术的上述和其他优点能更明显易懂，下文特举其较佳实施例， 并配合附图予以详细说明。附图未必依其实际比例显示，通常会特别强调以 便说明本专利技术的原理。图1A显示根据本专利技术的具电荷中和的等离子处理系统的 一 实施例。图1B显示根据本专利技术的具有电荷中和的等离子处理系统的另 一实施例。图2A显示射频电源所产生的先前技艺波形，此波形具有在某些条件下可 导致电荷累积于基底的单一振幅。图2B显示偏压电源所产生的先前技艺波形，此偏压电源在等离子处理期 间施加负电压至基底以吸引等离子的离子。图3A显示根据本专利技术的射频电源所产生的射频功率波形，此波形具有至 少部分中和基底上的电荷累积的多重振幅。图3B显示根据本专利技术的偏压电源所产生的偏压波形，此偏压电源在等离 子处理期间施加负电压至基底以吸引离子。图3C显示才艮据本专利技术的偏压电源所产生的偏压波形，此偏压电源在等离 子处理期间施加负电压至基底以吸引离子且在终止等离子处理之后施加正电 压至基底以协助中和基底上的电荷。图4A至图4C显示根据本专利技术的射频电源所产生的射频功率波形及偏压 电源所产生的偏压波形，这些波形类似于图3A至图3C所述的波形但在时间7轴位移以〗更利用第一功率位准P肌及第二功率位准P^两者进行等离子处理。图5A至图5C显示根据本专利技术的另一实施例的具有变动频率的射频电源 所产生的射频功率波形以及相对应的偏压电源所产生的偏压波形。图6显示4艮据本专利技术的一实施例的已测量的多重设定点射频功率及控制 信号波形。具体实施例方式本说明书所提及的"一实施例"或"实施例"意指此实施例所述的 特殊特征、结构或特性包含于本专利技术的至少一实施例。在本说明书各处 所出现的片语"在一实施例中"未必都参照相同的实施例。须知只要本专利技术保持可操作则本专利技术的方法的个别步骤能以任何 顺序及/或同时地进行。此外，须知只要本专利技术保持可操作则本专利技术的 装置及方法可包括任何数目或所有的所述实施例。现在将参考如附图所示的实施例更详细地说明本专利技术。然而，本发 明可能以许多不同的形式来实施，因此不应视为局限于在此所述"实施 例。相反地，任何本领域技术人员将理解本专利技术包含各种替换、修改以揭示内容范围内的附加实行、修改以及实施例，如同其他领域一样。例 如，须知根据本专利技术的等离子处理系统的中和电荷方法能使用任何类型 的等离子源。许多等离子处理系统以脉冲操作模式操作，此模式施加一 系列的脉 冲至等离子源以产生脉冲等离子。并且，可在等离子源脉冲的导通期间 施加一系列的脉冲至要等离子处理的基底，此等离子源脉冲加偏压于基 底以吸引注入、蚀刻或沉积的离子。在脉沖操作模式中，电荷倾向在等 离子源脉冲的导通期间累积于要等离子处理的基底上。当等离子源脉冲 的工作周期(duty cycle)较低(亦即根据处理参数小于大约25%且有时小8于2%)时，电荷倾向藉由等离子的电子予以有效地中和且只有最小的充 电效应。然而，目前有需要以具有较高的工作周期(亦即在大约2%以上的工 作周期)的脉沖操作模式进行等离子处理。此种较高的工作周期对于达 成想要的产能与维持某些现代装置所需要的蚀刻率、沉积率以及掺杂位 准而言是必要的。例如，最好藉由具有大于2%的工作周期的等离子掺杂 进行某些先进装置的多晶硅闸极掺杂(poly gate doping)及反掺杂 (counter doping)。此外，最好在大于2%的工作周期进行许多等离子蚀 刻及沉积处理以增加处理产能至可接受的位准。当增加工作周期至大约2%以上时，在等离子源的无脉冲周期期间可中和要等离子处理的基底上的电荷的时间变短。结果，电荷累积或电荷 增长可能发生于要等离子处理的基底，导致在要等离子处理的基底上发 展出可能造成等离子处理不均匀、电弧以及基底损害的较高的电位电 压。例如，包含薄闸极介电层的基底可能易受到过量电荷增长的损害。本专利技术是有关于在等离子处理期间中和电荷的方法与装置。本专利技术 的方法与装置藉由降低充电效应造成损害的可能性允许以较高的工作 周期进行等离子处理。尤其，根据本专利技术的等离子处理装置包括射频电 源，此射频电源改变施加至等离子源的射频功率以便至少部分地中和在 等离子处理期间的电荷累积。此外，可改变对要等离子处理的基底的偏 压以便至少部分地中和电荷累积。此外，在本专利技术的某些实施例中，使 施加至等离子源的射频功率脉冲与施加至基底的偏压在时间上同步，并 且改变施加至等离子源的射频功率脉冲与施加至要等离子处理的基底 的偏压的相关时序以便至少部分地中和在基底上的电荷累积及/或达 到某些处理目标。特别是在多个实施例中，单一或多重射频电源用以独立供电给等离 子源且加偏压于要等离子处理的基底以便在等离子处理期间至少部分9地中和电荷。并且，在多个实施例中，在等离子处理期间施加至等离子 源的射频功率以及施加至基底的偏压将在相对时间予以施加，以便在等 离子处理期间至少部分地中和电荷。除了中和电荷之外，本专利技术的方法与装置可本文档来自技高网...

【技术保护点】
一种等离子处理装置，包括：　ａ．平台，支撑等离子处理的基底；　ｂ．射频电源，在输出端产生多重位准射频功率波形，所述多重位准射频功率波形至少包含具有第一功率位准的第一周期以及具有第二功率位准的第二周期；　ｃ．射频等离子源，具 有电性连接至所述射频电源的所述输出端的电性输入端，所述射频等离子源至少在所述第一周期期间产生具有所述第一射频功率位准的第一射频等离子且在所述第二周期期间产生具有所述第二射频功率位准的第二射频等离子；以及　ｄ．偏压电源，具有电性连接至所 述平台的输出端，所述偏压电源产生足以吸引所述等离子的离子至所述等离子处理的基底的偏压波形。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：维克拉姆辛，提摩太J米勒，伯纳德G琳赛，
申请(专利权)人：瓦里安半导体设备公司，
类型：发明
国别省市：US[美国]