使用非晶碳上的氮氧化硅的硬掩模制造３－Ｄ集成电路的方法技术

一种用于制造３－Ｄ单片存储装置的方法。非晶碳上的氮氧化硅（ＳｉｘＯｙＮｚ）用作有效的、容易去除的、对硅、氧化物和钨具有高选择性的硬掩模。氮氧化硅层使用光致抗蚀剂蚀刻，所得经蚀刻的ＳｉｘＯｙＮｚ层用于蚀刻非晶碳层。硅、氧化物和／或钨层使用非晶碳层蚀刻。在一个实施中，３－Ｄ单片存储装置的导电轨通过使用图案化的非晶碳层作为硬掩模蚀刻诸如二氧化硅（ＳｉＯ２）的氧化物层而形成。存储单元二极管通过使用另外的图案化的非晶碳层作为硬掩模蚀刻多晶硅层而形成，为置于导电轨间的多晶硅的柱状物。类似地形成导电轨和存储单元二极管的附加层级，从而构建３－Ｄ单片存储装置。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及制造3-D集成电路。
技术介绍
由于硅不动产的高成本以及生产愈来愈小的存储装置的需要，单片3-D存储装 置变得越来越常见。这样的装置能够包括互连的存储单元的多个层级。该技术的例子 见于2005年5月12日公开的题为"包括减小高度的垂直二极管的非易失存储单元"的 U. S. 2005/0098800，以及2005年10月4日授权的题为"高密度三维存储单元"的美国专利 6952030，上述二者都以引用的方式在此引入。在这样的装置中，存储单元可以形成为多晶 硅层的二极管，同时，与存储单元互连的导电轨能够通过蚀刻氧化物层和沉积导电材料而 形成。然而，蚀刻多晶硅和氧化物层已遭遇各种困难。例如，传统硬掩模技术不具有足够的、 能承受整个蚀刻工艺的抗蚀刻性。结果，这样的硬掩模技术能加剧线蚀刻粗糙度、模糊下层 的对准标记和交叠标记，并且难于集成或去除。由于3-D单片集成电路将最小化特征尺寸 以及蚀刻和填充的高宽比推向极限，要求非常苛求，因而传统硬掩模技术的不足已经凸现。
技术实现思路
为解决上述及其他问题，本专利技术提供一种制造3-D单片存储装置的方法，该方法 改进了氧化物和多晶硅层的蚀刻。 在一个实施例中，制造3-D单片存储装置的方法包括在分层的结构中将第一氮 氧化硅层图案化，以提供第一图案化的氮氧化硅层，其中分层的结构包括第一氮氧化硅层 下方的第一非晶碳层，以及第一非晶碳层下方的第一氧化物层。该方法还包括使用第一图 案化的氮氧化硅层将第一非晶碳层图案化，以提供第一图案化的非晶碳层；使用第一图案 化的非晶碳层将第一氧化物层图案化，以提供第一图案化的氧化物层；以及在第一图案化 的氧化物层中形成第一组导电轨，该第一组导电轨位于3-D单片存储装置的特定层级中。 在另一实施例中，制造3-D单片存储装置的方法包括将分层的结构中的第一氮 氧化硅层图案化，以提供第一图案化的氮氧化硅层，其中分层的结构包括第一氮氧化硅层 下方的第一非晶碳层，以及第一非晶碳层下方的第一多晶层。该方法还包括使用第一图案 化的氮氧化硅层将第一非晶碳层图案化，以提供第一图案化的非晶碳层；以及使用第一图 案化的非晶碳层将第一多晶层图案化，以提供第一多个柱状物，这些第一多个柱状物是3-D 单片存储装置的第一层级中的二极管。 在另一实施例中，制造3-D单片存储装置的方法包括在分层的结构中，将共同图 案转移到第一氮氧化硅层和第一氮氧化硅层下方的第一非晶碳层，以一起提供第一图案化 的氮氧化硅和非晶碳层；以及使用第一图案化的氮氧化硅和非晶碳层一起将第一非晶碳层 下方的第一氧化物层图案化，以提供第一图案化的氧化物层。 在另一实施例中，制造3-D单片存储装置的方法包括在分层的结构中，将共同图案转移到第一氮氧化硅层和第一氮氧化硅层下方的第一非晶碳层，以一起提供第一图案化 的氮氧化硅和非晶碳层；以及使用第一图案化的氮氧化硅和非晶碳层一起将第一非晶碳层 下方的第一多晶层图案化，以提供第一图案化的多晶层。 在另一实施例中，制造3-D单片存储装置的方法包括在3-D单片存储装置中，一 层接一层地形成二极管的多个层级，其中每个层级包括在多晶层中形成的多个柱状物，这 些柱状物从上和下和导电轨电耦接，柱状物的每个层级是使用相关的硬掩模将相关的多晶 层图案化而形成，而相关的硬掩模是使用氮氧化硅层进行图案化。 在另一实施例中，制造3-D单片存储装置的方法包括在3-D单片存储装置中，一 层接一层地形成二极管的多个层级，其中每个层级包括在多晶中形成的多个柱状物，这些 柱状物从上和下和导电轨电耦接，导电轨的每个层级是使用相关的硬掩模将相关的氧化物 层图案化而形成，相关的硬掩模是使用氮氧化硅层进行图案化。附图说明 图1描绘3-D存储装置中的存储单元。 图2a描绘3-D存储装置的第一层级中的导电轨和存储单元。 图2b描绘3-D存储装置的四个层级中的导电轨和存储单元。 图3描绘形成存储单元的分层结构。 图4描绘使用光掩模将图3的分层结构中的光致抗蚀剂层图案化。 图5描绘使用通过图4的分层结构的光致抗蚀剂层而形成的掩模将氮氧化硅层图案化。 图6描绘图5的分层结构的俯视图。 图7描绘去除光致抗蚀剂材料之后余下的图案化的氮氧化硅层。 图8描绘使用图7的氮氧化硅层作为硬掩模将非晶碳层图案化。 图9描绘去除氮氧化硅材料之后余下的图案化的非晶碳层。 图10描绘使用图9的非晶碳层作为硬掩模在二氧化硅层中图案化平行沟槽。 图11描绘去除非晶碳层之后图案化的图10的二氧化硅层。 图12描绘填充到图11的图案化的二氧化硅层内的平行沟槽中的导电材料。 图13描绘由图12的分层结构通过去除多余的导电材料以及提供氮化钛(TiN)层、多晶硅层、氮化钛层、钨层、非晶碳层、氮氧化硅层和光致抗蚀剂层而形成的分层结构。 图14a描绘由图13的分层结构通过使用光致抗蚀剂层将氮氧化硅层图案化以及使用图案化的氮氧化硅层作为硬掩模将非晶碳层图案化而形成的分层结构。 图14b描绘图14a的分层结构的俯视图。 图15描绘由图14a的分层结构通过使用图案化的非晶碳层作为硬掩模将钨、氮化 钛、多晶硅和氮化钛层图案化而形成的分层结构。 图16描绘由图15的分层结构通过去除图案化的非晶碳层而形成的分层结构。 图17描绘由图16的分层结构通过用电介质填充孔穴而形成的分层结构。 图18描绘由图17的分层结构通过沉积二氧化硅层、非晶碳层、氮氧化硅层和光致 抗蚀剂层而形成的分层结构。 图19a描绘由图18的分层结构通过将光致抗蚀剂图案化、使用图案化的光致抗蚀剂将氮氧化硅层图案化、使用图案化的氮氧化硅层将非晶碳图案化、使用图案化的非晶碳 将二氧化硅层图案化以形成平行沟槽并将导电材料沉积到平行沟槽中而形成的分层结构。 图19b和19c描绘替换的分层结构。 图20描绘图19a的分层结构的俯视图。 图21描绘由图20的分层结构通过去除多余的导电材料以及沉积氮化钛层、多晶硅层、氮化钛层、钨层、非晶碳层、氮氧化硅层和光致抗蚀剂层而形成的分层结构。 图22描绘由图21的分层结构通过使用光致抗蚀剂层将氮氧化硅层图案化以及使用图案化的氮氧化硅层作为硬掩模将非晶碳层图案化而形成的分层结构。 图23描绘由图22的分层结构通过使用已案化的非晶碳层作为硬掩模将钨、氮化钛和多晶硅层图案化而形成的分层结构。 图24描绘由图23的分层结构通过去除图案化的非晶碳层而形成的分层结构。 图25描绘由图24的分层结构通过用电介质填充孔穴而形成的分层结构。 图26描绘在图25的分层结构上形成的存储单元的附加层。 图27描绘在图26的分层结构上形成的存储单元的附加层。 图28描绘制造3-D存储装置的工艺。 图29描绘制造3-D存储装置的第一层级的工艺。 图30描绘制造3-D存储装置的第二层级的工艺。具体实施例方式本专利技术提供了一种制造3-D存储装置的方法。 图！描绘3-D存储装置中的存储单元。前述美国专利No. 6952030公开了一种非 易失存储单元，该非易失存储单元包括插置于顶部和底部导体之间的垂直取向结型二极管 和介质破裂反熔丝。特别地，垂直取向结型二极管110包括第一导电类型(例如p+类 型)的重掺杂半导体层112、未掺杂或轻掺杂半导体材料层114以及第二导电类型(例如 本文档来自技高网...

【技术保护点】
一种制造３－Ｄ单片存储装置的方法，包括：在分层的结构中将第一氮氧化硅层图案化，以提供第一图案化的氮氧化硅层，所述分层的结构包括所述第一氮氧化硅层下方的第一硬掩模层，和所述第一硬掩模层下方的第一氧化物层；使用所述第一图案化的氮氧化硅层将所述第一硬掩模层图案化，以提供第一图案化的硬掩模层；使用所述第一图案化的硬掩模层将所述第一氧化物层图案化，以提供第一图案化的氧化物层；以及在所述第一图案化的氧化物层中形成第一组导电轨，所述第一组导电轨位于所述３－Ｄ单片存储装置的特定层级中。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：史蒂文J雷迪根，迈克尔W科恩韦基，
申请(专利权)人：桑迪士克公司，
类型：发明
国别省市：US[美国]