利用正向偏置的二极管编程方法技术

一种操作非易失性存储单元的方法，其包括提供非易失性单元，所述非易失性单元包括以第一电阻率、未编程状态制造的二极管，以及向所述二极管施加具有比编程所述二极管所需的最小电压更大量级的正向偏置，以将所述二极管变换到第二电阻率、编程状态，其中所述第二电阻率状态比第一电阻率状态低。

【技术实现步骤摘要】
【国外来华专利技术】相关申请 本申请要求于2007年6月25日提交的序列号为11/819， 077的美国申请的优先权，其通过引用整体并入本文。
技术介绍
本专利技术涉及一种非易失性存储器阵列。 非易失性存储器阵列在即便停止对该器件的供电时仍旧保持其数据。在一次性可编程阵列中，每个存储单元形成于初始未编程状态，并且可以转换为编程状态。这种变化是永久性的，并且这种单元是不可擦除的。在其他类型的存储器中，存储单元是可擦除的，并且可重写很多次。 单元也可以在每个单元可以实现的数据状态数量方面变化。数据状态可以通过改变单元的一些可检测特性进行存储，诸如在给定的施加电压下或者单元内晶体管的阈值电压下流过单元的电流。 一种数据状态是该单元的一个不同数值，如数据'0'或数据'1'。 实现可擦除或多状态单元的一些解决方案是复杂的。浮栅和S0N0S存储单元例如通过存储电荷来工作，其中不存在存储电荷、存在存储电荷或者存储电荷量改变晶体管阈值电压。这些存储单元是三端器件，要以实现现代集成电路中的竞争力所要求的很小的尺寸制造和运行是相对困难的。 其他存储单元通过改变类似硫族化合物的外来材料的电阻率来工作。硫族化合物难以操作并且会在大多数半导体生产设备中呈现挑战性。
技术实现思路
第一实施例提供一种操作非易失性存储器单元的方法，其包括提供所述非易失性存储器单元，所述非易失性存储器单元包括以第一电阻率、未编程状态制造的二极管，以及向二极管施加正向偏置以将二极管变换到第二电阻率、编程状态，所述正向偏置的量级大于编程该二极管所需的最小电压，其中所述第二电阻率状态低于第一电阻率状态。 本专利技术的另一方面提供一种操作非易失性存储单元的方法，所述方法包括提供非易失性存储单元，所述非易失性存储器单元包括以第一电阻率、未编程状态制造的二极管；以及向二极管施加多个正向偏置脉冲，以将二极管变换到第二电阻率、编程状态，其中所述第二电阻率状态低于第一电阻率状态。 文中描述的本专利技术每个方面和每个实施例均可单独使用或者与其他方面和实施例结合使用。 将参照附图描述优选的方面和实施例。附图说明 图1是图示说明需要在存储器阵列的存储单元之间电隔离的电路图。 图2是根据本专利技术的优选实施例形成的多状态或可重写存储单元的透视图。 图3是包括多个图2中的存储单元的存储器级的局部透视图。 图4是显示本专利技术的存储单元的读取电流随着穿过二极管的反向偏置电压的增加而变化的图形。 图5是显示存储单元从V状态变换到P状态、从P状态变换到R状态以及从R状态变换到S状态的概率曲线图。 图6是显示存储单元从V状态变换到P状态、从P状态变换到S状态以及从S状态变换到R状态的概率曲线图。 图7是显示存储单元从V状态变换到R状态、从R状态变换到S状态以及从S状态变换到P状态的概率曲线图。 图8是本专利技术的实施例中可能使用的垂直定向的p-i-n 二极管的透视图。 图9是显示存储单元从V状态变换到P状态、从P状态变换到M状态的概率曲线图。 图10是根据本专利技术的一个优选实施例形成的多状态或可重写存储单元的透视图。 图11是显示存储单元从V状态变换到P状态、从P状态变换到R状态以及从R状态变换到S状态，之后在S状态和R状态之间重复的概率曲线图。 图12是显示将S单元正向偏置的偏置方案的电路图。 图13是显示将S单元反向偏置的偏置方案的电路图。 图14图示说明反复的读取_校验_写入循环以使单元数据变为状态。 图15a-15c是图示说明根据本专利技术的一个实施例形成存储器级的形成过程中的各阶段的横截面图。 图16是图示说明可在本专利技术的可替代实施例中使用的二极管和电阻开关元件的横截面图。 图17是图5所示的多种二极管状态下流过二极管的电流与施加的电压的关系图。具体实施例方式众所周知施加电脉冲可以修整由掺杂多晶硅或多晶硅形成的电阻器的电阻，在稳定的电阻状态之间调整该电阻。这种可修整的电阻器已经在集成电路中用作多种元件。 然而，将可修整的多晶硅电阻器用于在非易失性存储单元中存储数据状态并非是常规的。制造多晶硅电阻器的存储器阵列呈现出各种困难。如果电阻器在大交叉点阵列中用作存储单元，则在向选择的单元施加电压时，整个阵列中半选定的(half-selected)和未选定的单元发生不期望的渗漏(leakage)。例如，参看图1，假设在位线B和字线A之间施加电压以设置、重设或感测选择的单元S。电流预期地流过选择的单元S。然而，一些渗漏电流可能在交叉的(alternate)路径上流过，例如在位线B和字线A之间流过未选择的单元Ul、 U2和U3。可能存在很多这种交叉的路径。 可通过将每个存储单元形成为包括二极管在内的两端器件来大幅减少渗漏电流。二极管具有非线性i-v特性，允许很小的电流在导通电压以下流过，允许明显较高的电流在导通电压以上流过。总体上，二极管也用作使电流更容易地在一个方向而非另一个方向上流过的单向阀。因此，只要选择了确保只有选定的单元在导通电压以上承受正向电流的4偏置方案，则沿着非预期路径(如图1的U1-U2-U3潜行(sneak)路径)的渗漏电流可以大大减少。 Herner等人于2004年9月29日提交的名称为"NonvolatileMemory Cell Withouta Dielectric Antifuse Having High_andLow_Impedance States，，的美国专利申请10/955， 549描述了一种单片三维存储器阵列，其中存储单元的数据状态以半导体结二极管的多晶半导体材料的电阻率状态存储，该专利申请通过引用并入本文。这种存储单元是具有两种数据状态的一次性可编程单元。二极管在高电阻状态下形成；施加编程电压将二极管永久变换为低电阻率状态。因此，以下各实施例中描述的反熔丝是可选的并且可以省略。 在本专利技术的实施例中，通过施加适当的电脉冲，由掺杂的半导体材料形成的存储器元件，例如专利申请10/955， 549中的半导体二极管，可实现三、四或更多稳定的电阻率状态。在本专利技术的其它实施例中，半导体材料可以从最初的高电阻率状态变换为低电阻率状态；之后，施加适当电脉冲，可回到高电阻率状态。这些实施例可以单独使用或者结合使用来形成具有两种或更多种数据状态并且是一次性可编程或可重写的存储单元。 应当注意到，在存储单元中的导体之间包括二极管允许其在高密度交叉点存储器阵列中形成。在本专利技术的优选实施例中，多晶、无定形或微晶半导体存储元件可以形成为与一个二极管串联，或更优选地形成为二极管本身。 在讨论中，从高电阻率状态到低电阻率状态的转换将称为设定转换，受设定电流、设定或编程电压或设定或编程脉冲的影响；而从低电阻率状态到高电阻率状态的反向转换将被称为复位转换，受将二极管置于未编程状态的复位电流、复位电压或复位脉冲的影响。 在优选一次性编程实施例中，多晶半导体二极管与介电破裂反熔丝配合，但在其他实施例中，反熔丝可以省略。 图2图示了根据本专利技术的优选实施例形成的存储单元。底部导体12由导电材料形成，例如钨，并在第一方向延伸。势垒(barrier)和粘附层可包含在导体12中。多晶半导体二极管2具有底部重掺杂n型区域4 ;不打算掺杂的本征区6 ;和顶部重掺杂区8，但是该二极管的方向可以反向。这种二极管，无论其方向如何，将称为p-i-n二极本文档来自技高网...

【技术保护点】
一种操作非易失性存储单元的方法，包括：提供所述非易失性存储单元，所述非易失性存储单元包括以第一电阻率、未编程状态制造的二极管；以及向所述二极管施加具有比编程所述二极管所需的最小电压更大量级的正向偏置，以将所述二极管变换到第二电阻率、编程状态，其中所述第二电阻率状态比第一电阻率状态低。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：T库玛，SB赫纳，CJ佩蒂，
申请(专利权)人：桑迪士克三D公司，
类型：发明
国别省市：US[美国]